dr. ch. grimm – taktlose gesellen: asynchrone schaltungen 1 taktlose gesellen: asynchrone...
TRANSCRIPT
1 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Taktlose Gesellen:
Asynchrone Schaltungen
Dr. Christoph Grimm
Professur Technische InformatikJ. W. Goethe-Universität Frankfurt
2 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchron/Asynchron
synchron Wort vereint zwei altgriechische Wortstämme:
syn (mit, gemeinsam) und chronos (Zeit).
Es bedeutet im ursprünglichen Sinn „gleichzeitig“
oder
„zeitlich übereinstimmend“.
Quelle: Wikipedia (www.wikipedia.org)
0
1
t
Aktionen werden von gemeinsamem, globalen Takt synchronisiert.
3 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchron/Asynchron
asynchron gegenteilige Bedeutung von Synchron:
fehlende Abstimmung, auch: zeitlich versetzt
Quelle: Wikipedia (www.wikipedia.org)
Keine globale Synchronisation durch Takt.
Lokale Synchronisation benachbarter Objekte.
Häufig in der Natur – aber bei Schaltungen eher exotisch!
4 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Taktlose Gesellen:Asynchrone Schaltungen
Synchrone Schaltungen und ihre Eigenschaften
Potenzial und Probleme asynchroner Schaltungen
Aktuelle Ansätze (Auswahl)
Ausblick
5 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchrone SchaltungenGrundelement: Schaltnetze
&&
x1
xn
t0
1zi
Eingabe: Bitvektor X=<x1 ... xn> Ausgabe: Bitvektor Z=<z1 ... zm >
= f(x1 , ... , xn)
Richtige Ausgabe erst nach gewisser Zeit …
Gatter
TT
T
Verzögerungen …
z1
zn
kombinatorischer Hazard
6 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchrone SchaltungenSynchron sequenzielle Schaltungen
Schaltnetz berechnet aus
Eingabe X = <x1 … xn >
Zustand Y = <y1 … yp > (gespeichert)
Folgezustand W = <w1 … wp>
Ausgabe Z = <z1 … zm>
Taktsignal - neuer Rechenschritt:
Y := W
0
1
tt_clk
7 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchrone Schaltungen Taktbaum, Taktversatz
0
1
t
Auf Chips sind viele Speicher räumlich weit verteilt und über gemeinsamen Takt synchronisiert.
Takt wird auf Chips über den „Taktbaum“ verteilt.
Je nach Abstand der Speicher zum Taktgenerator entsteht durch Verzögerungen in den Leitungen ein Taktversatz.
Schalt-netz
Schalt-netz
Schalt-netz
Schalt-netz Schalt-
netzSchalt-
netz
8 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchrone SchaltungenEigenschaften - Rechengeschwindigkeit
Grobes Maß für Rechengeschwindigkeit: Taktfrequenz f = 1/tclk
tclk muss größer sein als:
Längstmögliche Laufzeit durch Gatternetz und Speicher (incl. Setup/Hold)
+ maximal möglicher Taktversatz
Die Taktfrequenz von synchronen Schaltungen orientiert sichan „worst-case“ Betrachtungen.
Performance synchroner Schaltungenist weit unter ihrem tatsächlichen Potenzial.
0
1
t
tclk
9 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Synchrone SchaltungenEigenschaften - Leistungsaufnahme
Leistungsaufnahme ~ Schaltfrequenz * Chipfläche Ungünstig:
- Taktbaum schaltet ständig mit einer sehr hohen Frequenz- Taktbaum heute von Chipfläche her dominant.
Leistungsaufname synchroner Schaltungen oft problematisch:
Pentium 4 ca. 100 W Leistungsaufnahme (Ströme >50 A)
Die Leistungsaufnahme von synchronen Schaltungen wird heutevom Taktbaum dominiert.
10 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Taktlose Gesellen:Asynchrone Schaltungen
Synchrone Schaltungen und ihre Eigenschaften
Potenzial und Probleme asynchroner Schaltungen
Aktuelle Ansätze (Auswahl)
Ausblick
11 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Vorteile:
Bessere Performance: Berechnung unmittelbar nach Eingabe bzw. Zustandsänderung.
Niedrigere Leistungsaufnahme: Kein Taktbaum deutlich weniger Verlustleistung
weniger Chipfläche
Stromaufnahme nur, wenn gerechnet wird.
Asynchrone SchaltungenPotenzial
Asynchrone Schaltungen:
Kein globaler Takt, kein Taktbaum notwendig!
12 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Asynchrone SchaltungenKlassisch: Asynchronous FSM
Asynchronous FSM (Unger’69):
Schaltnetz berechnet Zustandsübergangsfunktion
Verzögerungen T1 … Tp in Rückführung ersetzen getakteten Speicher.
SIC, Single Input Change machine
(1) Ein xi, i 2 {1,…,n} ändert sich,Schaltnetz berechnet Z, W
(2) Solange Y W:Y := W; Schaltnetz berechnet Z,
W;
(3) Goto (1)
13 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Asynchrone SchaltungenKlassisch: Asynchronous FSM
MIC, Multiple Input Change machine
Bei (1) können sich mehrere xi „gleichzeitig“ ändern.
Unrestricted Input Change machine
Bei (2) wird nicht bis zu Stabilität iteriert, sondern direkt neue Eingabe.
14 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Asynchrone SchaltungenProblem …
Kombinatorische Hazards Zeitweise liefert Schaltnetz falsche Ergebnisse …
Durch geeignete Schaltnetze leicht zu vermeiden.
Sequenzielle Hazards
Ursache: Mehrkomponentenübergänge an Eingängen des Schaltnetzes
15 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Asynchrone SchaltungenMehrkomponentenübergänge
Mehrkomponentenübergänge = Änderung von mehr als 1 Bit.
Beispiel: Übergang Bitvektor (Eingabe) X=„00“ X=„11“
00
10
01
11
Synchrone Schaltung:Nur Werte, die durch Takt bestimmt werden, werden betrachtet, also
00 11
Asynchrone Schaltung:Je nachdem, in welcher Reihenfolge sich Bits ändern:
00 10 11 oder00 01 11 oder00 11
Dieses Phänomen wird als Lauf bezeichnet.
16 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Asynchrone Schaltungen Problem: Kritische Läufe
Beispiel: Asynchrone 2-Bit Zählerschaltung mit kritischem Lauf
Läufe, die zu unterschiedlichen Folgezuständen führen, werden alskritische Läufe bezeichnet. Vermeidung: geeignete Zustandscodierung,
Timing: Verzögerungen einführen.
17 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Asynchrone Schaltungen Problem: Essenzielle Hazards
Ein essenzieller Hazard ist ein kritischer Lauf zwischen einer
Eingangsvariablen und einer Rückkopplungsvariablen.
Vermeidung: andere Zustandsübergangsfunktion,
Timing: Verzögerung in Rückführungen einfügen.
18 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Also doch lieber synchron ?
Synchrone Schaltungen und ihre Eigenschaften
Potenzial und Probleme asynchroner Schaltungen
Aktuelle Ansätze (Auswahl)
Ausblick
19 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Aktuelle Ansätze (Auswahl)
Modellierung asynchroner
Schaltungen
Lokale Synchronisation
Baukästen für komplexe Systeme
20 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Aktuelle Ansätze (Auswahl)Lokale Synchronisation
Empfänger
Hand-shake
REQACK
Sender
Hand-shake
Daten
Bundled Data:
+/- REQ: Daten gültig +/- ACK: Daten übernommen
Dual rail:
2 Leitungen/Bit:
00 = Ungültig 01 = 0 10 = 1 11 = Fehler
EmpfängerSender………..
ACK
21 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Aktuelle Ansätze (Auswahl)Sutherland´89: Micropipeline
ACK (in)
REQ (out)ACK (out)
REQ (in)
C1
C2
C3
Speicher
LatchSpeicher Latch
Speicher
LatchAsync.Sch.
Async.Sch.
REQ
ACK
ACKREQ
T
REQ ACK
22 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Aktuelle Ansätze (Auswahl)Vergleich von Ergebnissen
Amulet2e:
ARM7 – Prozessor,
asynchron implementiert (Micropipeline)
TITAC-2:
MIPS R2000-Prozessor
asynchron implementier (Micropipeline)
ARM7 Amulet2e
Prozess 600nm 500nm
#Transistoren 570.000 454.000
Cache 8kByte 4kByte
Rechenleisung 23 MIPS 38 MIPS
TITAC-2 MIPS
#Transistoren 496.000 100.000
Versorgungsspg. 3.3V 5V
Leistungsaufn.
(mit Cache)
1W
2W
2W
./.
Rechenleisung
(mit Cache)
26,5 MIPS
54,1 MIPS
12 MIPS
.´/.
TITAC-2: Versorgungsspg. 1.5V-6VChiptemperatur -196°C – 100°C
23 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Aktuelle Ansätze (Auswahl)auch noch wichtig und interessant …
Muller-C-Gates
Burst - Mode Automaten
Automatische Synthese aus z. B. aus Petri-Netzen, OCCAM, etc.
Schnittstelle synchron/asynchron !!!
Zero-Convention-Logic
…
24 Dr. Ch. Grimm – Taktlose Gesellen: Asynchrone Schaltungen
Ausblick …
Werden alle Schaltungen asynchron aufgebaut?
Sicher nicht:
Es fehlen Tools, Erfahrung und „Notwendigkeit“.
Aber
Asynchrone Schaltungen werden öfter Nischen erobern, insbesondere bei extremen Anforderungen für Low-Power, z. B. in Handy, Medizintechnik
Beispiel Philips:
Asynchroner Mikroprozessor für Low-Power Anwendungen:
¼ Leistungsaufnahme verglichen mit synchroner Realisierung, die für „Low-Power“ optimiert war.