![Page 1: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/1.jpg)
VII Semana de Iniciação Científica do CBPFOutubro/2000
MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO
Nilton Filipe Gomes de PinaEngenharia Elétrica/Eletrotécnica – CEFET/RJ
9º PeríodoOrientador: Prof. Nilton Alves
![Page 2: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/2.jpg)
Índice
Definição Desempenho com base nas Tecnologias:
- CISC - RISC - EPIC - MMX - CACHE - CCI CONCLUSÃO
![Page 3: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/3.jpg)
Definição São circuitos integrados passíveis de serem
programados para executar uma tarefa predefinida, basicamente manipulando e processando dados.
![Page 4: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/4.jpg)
Tecnologia RISC (Reduced Instruction Set Computing)
É uma tecnologia caracterizada pelas instruções simples, decodificadas através do compilador .
(Complex Instruction Set Computing)
São tecnologias caracterizadas pelas instruções complexas, que são decodificadas através de uma Rom de microcódigos.
Tecnologia CISC
![Page 5: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/5.jpg)
Divisão da CPU
Unidade de Execução
Unidade de Controle
Processamento
de Instruções
30%
- Validade das instruções - decodifica - Dependência das instruções - Sequências das instruções - Arrumação das instruções de forma a tirar o máximo do desempenho da unidade de execução
70%
![Page 6: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/6.jpg)
Características CISC/RISC
CISC RISCInstruções complexas, cada uma executada em vários ciclos.
Instruções simples, cada uma executada em um único ciclo.
Pipeline reduzido. Projeto usando um enorme pipeline.
Instruções com grande variedade de formato.
Instruções com formato fixo
Complexidade está no microcódigo.
Complexidade foi transferida para o compilador
Um único conjunto de registradores.
Vários conjuntos de registradores
![Page 7: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/7.jpg)
Arquitetura CISC/RISC
Unidade de Busca de Instruções
Sequênciador de Instruções(mais de 4 micro – OPs)
NÚCLEO RISC
Decodificador simples1 micro – OP P/período
Decodificador simples 1 micro – OP P/período
Decodificador Complexo
1 a 4 micro – OPs
P/período
Decodificador
Barr
am
en
tos
![Page 8: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/8.jpg)
Arquitetura EPIC (Explicity Parallel Instruction Computing)
Formato das
instruções
Cabeçalho Instrução 1 Instrução 2 Instrução 3
8 bits 40 bits 40 bits 40 bits
Opcode Predicate GPR
GPRGPR
13 bits 6 bits 7 bits 7 bits7 bits
Formato individual de cada instrução
![Page 9: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/9.jpg)
Tecnologia MMXSIMD (Single Instruction, Multiple
Data)
• Instrução tradicional
• Instrução MMX
Dado A ( 8 bits)
+
Dado B ( 8 bits)
=
Resultado A + B(8 bits)
A1 B1 C1 D1 E1 F 1
G1 H1
+ + + + + + + +
A2 B2 C2 D2 E2 F2 G2 H2
= = = = = = = =
A1+A2
B1+B2
C1+C2
D1+D2
E1+E2
F1+F2
G1+G2
H1+H2
![Page 10: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/10.jpg)
Performance Com programas MMX, segundo a Intel
0 1 2 3 4
Compactação de Vídeo
Reconhecimento de Voz
Modem
Vídeo Conferência
Compactação de Áudio
Processamento de Imagens
Média
Prog. MMXProg. Tradicionais
![Page 11: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/11.jpg)
Memória CACHE
RAMCPU
Ciclo mínimo de acesso á memória
![Page 12: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/12.jpg)
Performance
0 500 1000 1500 2000 2500 3000
Processador 66Mhz
Pentium II-300
Pentium II-450
K6 III-350 Cache
CPU
Barramento
![Page 13: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/13.jpg)
Construção de Circuitos Integrados
• Tensão de alimentação
• Dissipação de potência
• Dimensões das linhas
![Page 14: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/14.jpg)
Diagrama Tecnologia/velocidade da
CPU
Diminuição do Tamanho
Relógio(MHz)
Remoção do Calor
Diminuição daAlimentação
Geração de Calor
aumenta
diminuiPermite
aumentar
solicita
dificulta
![Page 15: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/15.jpg)
Conclusões
Os PCs são construídos com diversos Os PCs são construídos com diversos processadores da Intel ou compatíveis, que processadores da Intel ou compatíveis, que vão desde o inicial 8086 até o atual Pentium vão desde o inicial 8086 até o atual Pentium III. O desempenho desses III. O desempenho desses microprocessadores é diferenciado por um microprocessadores é diferenciado por um certo número de parâmetros, tais como:certo número de parâmetros, tais como:
novas instruções; novas tecnologias; Velocidade do relogio da CPU; Quantos períodos de relogio são necessárias
para executar uma instrução;
![Page 16: VII Semana de Iniciação Científica do CBPF Outubro/2000 MICROPROCESSADORES: TECNOLOGIAS DE OPTIMIZAÇÃO Nilton Filipe Gomes de Pina Engenharia Elétrica/Eletrotécnica](https://reader036.vdocuments.site/reader036/viewer/2022062404/552fc140497959413d8de8cd/html5/thumbnails/16.jpg)