2012

Renesas SH-MobileFredy Reinaldo Acosta - Sindy Lorena RodrguezRenesas ha introducido el SH-Mobile (procesador de SuperH Mobile Application), diseado para descargar el procesamiento de aplicaciones de la banda base LSI, esta es una solucin para facilitar el desarrollo del sistema y darse cuenta de la mejora significativa del rendimiento.

Universidad Industrial de Santander 16/02/2012

Familia SuperH Centrndonos en la familia SuperH, es un conjunto de chips RISC embebidos que presentan un alto rendimiento, una gran capacidad de integracin y excelentes prestaciones en cuanto a consumo de potencia. A da de hoy se continan desarrollando ncleos para un gran rango de productos. Entre ellos se encuentran la serie SH-2 con memoria flash on-chip y funciones para perifricos como son el timer, serial I/O y convertidores AD. Tambin estn las series SH-3 y SH-4, como ncleos CPU, los cuales consiguen un procesado de datos en alta velocidad estando adems equipados con cach y una unidad de gestin de memoria (MMU por sus siglas en ingls). Adicionalmente, existen las series SH2-DSP y SH3-DSP que tienen unas completas funciones DSP y son remarcables en el uso de procesos multimedia y de comunicaciones. Los productos actualmente disponibles tienen adems muchsimas caractersticas como son modos de baja potencia y bajo consumo. Se contina trabajando en la mejora de herramientas de desarrollo para los diferentes sistemas operativos para conseguir una mayor eficiencia en el trabajo con productos de Renesas, particularmente con la familia SuperH.

1

Encontramos variedad de productos entre los que se incluyen microprocesadores superescalares, DSPs y unidades en coma flotante (FPU). Las series ms avanzadas llegan a las mil ochenta millones de operaciones por segundo (en adelante, MIPS), lo que le confiere la capacidad de ser usada en gran cantidad de aplicaciones de alto rendimiento. Sin ir ms lejos, en el reciente ISSCC de 2009, Renesas anunci que pronto reproduciran video Full HD (1080 pxeles) en dispositivos mviles, lo que demuestra que se mantiene en la punta de lanza de la innovacin a da de hoy. Renesas ofrece MCUs SuperH para aplicaciones de propsito general y MPUs SuperH para aplicaciones especializadas. Las series SH-1, SH-2, SH2-DSP, y SH-2 son sistemas embebidos de propsito general que alcanzan las 480 MIPS y tienen una memoria flash de alta capacidad y fcil manejo, lo que simplifica el diseo de sistemas. Las series SH-3, SH3DSP, SH-4 y SH-4A son MPUs para aplicaciones especializadas que consiguen niveles de 1080 MIPS y se usan en aplicaciones de ltima generacin en automocin, telfonos mviles, entre otros. El soporte para los microcontroladores y microprocesadores de la serie SuperH est en continuo desarrollo, tanto de herramientas que ayuden a su uso, drivers, sistemas operativos as como otros productos y servicios desde Renesas as como de una enorme comunidad internacional de ingenieros y third-parties. Es este soporte el que permite un rpido desarrollo de productos basados en la familia SuperH. Informacin general Renesas ha introducido el SH-Mobile (procesador de SuperH Mobile Application), diseado para descargar el procesamiento de aplicaciones de la banda base LSI, esta es una solucin para facilitar el desarrollo del sistema y darse cuenta de la mejora significativa del rendimiento. SH-Mobile permite la separacin de la aplicacin de software y desarrollos de software de comunicaciones de protocolo. Este enfoque reduce el tiempo de banda independiente, a precios de mercado, y permite la rpida evolucin de las aplicaciones multimedia mientras que la inversin de retencin en el software de protocolo de comunicaciones establecido. El ncleo SH3-DSP puede llevar a cabo las normas de procesamiento multimedia de apoyo tales como JPEG, MPEG-1 Audio Layer 3 (MP3) y MPEG-4. Siguiendo las instrucciones DSP de la SH3-DSP, un incremento en el rendimiento promedio de 200% se puede lograr para la mayora de middleware. Esto reduce los requisitos de CPU y velocidad de giro en el consumo de energa.

Caractersticas principales Procesador de aplicaciones para telfonos mviles 2.5G/3G. Tiempo de salida al mercado de rpido de nuevos servicios. Renesas solucin middleware, JPEG, MP3, MP4, etc 3 Parte soluciones de software, por ejemplo, JavaTM. Conjunto completo de herramientas de desarrollo. Principales aplicaciones Los telfonos celulares

1

SH-Mobile Hoja de Ruta

Alineacin: SH-Mobiler Serie SH-Mobiler serie es un procesador de aplicaciones diseadas para los dispositivos mviles que no sean el telfono mvil, como las aplicaciones multimedia, etc, tales como vdeo y audio. SH-MobileHD1 SH-MobileHD1 procesador de aplicaciones para telfonos mviles, Full HD (1920 1080 pxeles) de grabacin de vdeo y reproducir apoyo. SH-MobileUL SH-MobileUL ofrece excelente rendimiento econmico, como un procesador con funciones especialmente adecuadas para aplicaciones de telfonos mviles terrestres de transmisin digital. SH-MobileL3V2 SH-MobileL3V2 cuenta con un hardware en el chip dedicado de audio DSP que contribuye a reducir el consumo de energa, junto con la visualizacin mejorada de la funcionalidad de emisiones digitales terrestres a travs de la prestacin de funciones de mejora de la calidad de imagen.

1

SH-MobileL3V SH-MobileL3V es un procesador de aplicaciones como resultado de la optimizacin de un modelo de gama alta de telfonos mviles de la serie SH-Mobile para el uso en la radiodifusin terrestre digital y aplicaciones de vdeo. SH-Mobile3A SH-Mobile3A es un procesador de aplicaciones diseadas para su uso en modelos de gama alta de telfonos mviles, que incorpora las ltimas funciones multimedia de procesamiento, incluyendo soporte para emisiones de televisin terrestre digital de 5 megapxeles y mdulos de cmara, y caractersticas tales como un acelerador de hardware JPEG para imgenes fijas. Arquitectura: El procesador tiene una arquitectura desarrollada para aliviar la presin ejercida sobre el procesador de banda ancha. Al disponer de un procesador dedicado, se simplifica el proceso de desarrollo de software. El procesador reconoce el SH-Mobile como si fuese una memoria SRAM en vez de un procesador. SuperH (o SH): SuperH (o SH ) , es un conjunto reducido de instrucciones de 32 bits (RISC), arquitectura del conjunto de instrucciones (ISA), desarrollado por Hitachi. Se implementa por medio de microcontroladores y microprocesadores para sistemas embebidos. La arquitectura SH-4 soporta tanto como big-endian y Little-endian que son los formatos en que se almacenan los datos. El primer procesador de aplicaciones de la nueva serie es el SH7290 que ofrece amplia capacidad de memoria capaz de permitir la ejecucin a alta velocidad de aplicaciones como Java, mbrowser, JPEG, MPEG-4 y MP3, en sistemas operativos Windows CE, Linux y mTRON, sin aadir cargas de proceso en el chip de banda base. Adjuntamos sus especificaciones: Especificaciones Concepto Cdigo Producto Ncleo CPU Voltaje Operativo Frecuencia Operativa Prestaciones de Proceso RAM en el chip Memoria Cach Para memoria X/Y (DSP) Funciones perifricos en el chip Especificaciones SH7290 HD6417290BP133 HD6417290BL133 SH3-DSP Interno :1.4 a 1.6 V , Externo: 2.7 a 3.6 V 133 MHz 173 MIPS 128 Kilobytes 32 Kilobytes 16 Kilobytes DMAC 6 canales MMU Funcin USB ( Especificacin USB v1.1 soportada) 1 canal Interfaz de procesador de banda base Interfaz de memoria flash NAND/AND

Interfaz

1

Encapsulado

E/S Video (interfaz directo a modulo de cmara) 1 Interfaz MultiMediaCard* Interfaz de tarjeta SIM Interfaz de escaneo clave 2 Interfaz I C Interfaz Serie 2 canales Interfaz serie con FIFO 2 canales Interfaz serie asncrono 2 canales CSP 240 patillas CSP 256 patillas (13mm 13mm pitch de (11mm 11mm pitch de patillas de 0.65mm) patillas de 0.5mm)

Diagrama arquitectnico del bloque:

1

Conjunto de registros de la CPU -Diecisis registros de 32 bits de propsito general. -Hasta siete registros de control y cuatro de sistema para una rpida respuesta a los saltos y las interrupciones. -Adems poseen, construidos en hardware, unidades multiplicadoras-acumuladoras de 16-bit x 16-bit + 42-bit en dispositivos SH-1 y de 32-bit x 32-bit + 64 bit en las series SH-2 y siguientes.

Compilado de: tecnologas utilizadas, potencia consumida, precios, tipos de datos soportados, sistema de interconexin, Frecuencia de reloj y cache. Entrada de frecuencia de reloj: oscila entre 16 a 20 MHz Equilibrio entre rendimiento y potencia consumida La rpida aceptacin de la familia SuperH no hubiera sido posible si la disipacin de los chips fuera excesiva. Por ello Renesas ha diseado los dispositivos en procesos de nanmetros de tecnologa CMOS de baja potencia y voltaje. Una bajsima corriente esttica de operacin es conseguida en todos los circuidos diseados, siendo pequea la variacin de la misma lo que permite una garanta para la lgica del circuito. 1. Las tcnicas empleadas en la reduccin de potencia en el diseo de la cach son concretamente dos: la utilizacin de tcnicas de diseo de circuitos SRAM, que reducen las variaciones de tensin, permite menores corrientes sin sacrificar velocidad; adems, un nico camino de habilitacin de cach minimiza la demanda de potencia, ya que slo se activa cuando se produce un hit, con lo que se reduce la corriente de operaciones de datos en un 75%. 2. Mecanismos software de control reducen el consumo de potencia en todos los dispositivos. Esto se consigue con los modos de Standby y Sleep, as como con el control de la velocidad de reloj, el shutdown de mdulos de manera selectiva y las corrientes de standby para aumentar la vida de la batera. 3. Una aceleracin de hardware optimizada consigue unas reproducciones de video e imgenes de calidad con una reduccin de consumo.

1

Sabiendo la gran importancia de la potencia consumida en los dispositivos porttiles, hacemos especial hincapi en los datos aportados anteriormente, que hacen a la serie SuperH idnea para incluirla en este tipo de aplicaciones. Alta integracin Renesas conoce la doble necesidad para los dispositivos compactos y sistemas de bajo coste y por eso provee de una amplia seleccin de memorias on-chip y conexin perifrica en la serie SuperH. 1. Memorias on-chip de gran tamao y alto rendimiento: hasta 1MB de memoria flash, 128KB de RAM y dos cachs (un de instrucciones y otra de datos) que llegan a los 32KB. 2. 4-12 canales DMAC, 2-5 SCIs, 16-bit y 32-bit timers, hasta 149 puestos de entrada/salida, RTC, interfaces analgicos, CAN, etc. 3. Todos los procesadores de la serie SuperH tienen interfaz directo con memorias externas. El Bus State Controler (on-chip), a travs de un bus externo, provee de entradas especializadas, salidas y funciones para diferentes tipos, anchos y velocidades de memorias externas (8/16/32-bit interfaces para DRAM, SDRAM, DDR-SDRAM, flash, ROM, etc). Buena relacin calidad/precio Las instrucciones de la arquitectura de 16-bit RISC reduce los requerimientos de memoria, lo que minimiza el coste total de los diseos integrados.

. Soporte superior para coma flotante y DSPs El soporte de la familia SuperH con unidades de coma flotante (SH-2A, SH-4, SH-4A) y DSP (SH2-DSP, SH3-DSP, SH-Mobile) permite a los usuarios conseguir ms por menos, reduciendo el coste general y el consumo de potencia. En particular, el SH-4 FPU es ideal para grficos y puede ser utilizado eficientemente en la implementacin multimedia y operaciones de red. SuperH tiene capacidades grficas en 2D y 3D Los microprocesadores RISC y RISC/FPU de SuperH tienen unas capacidades grficas excelentes, permitiendo productos altamente integrados a precios competitivos. Los sistemas fabricados con otros procesos requieren un chip de grficos aparte, lo que incrementa la complejidad y el precio de los mismos. 1. La arquitectura superescalar (SH-2A, SH-4 y SH-4A) permite la ejecucin de operaciones en coma flotante de manera simultnea con operaciones que no sean FPU, lo que mejora el rendimiento de la representacin de los datos. 2. Gracias al par de simple precisin de transferencia de datos (32 bits) se consigue doblar la capacidad. 3. Los datos pueden ser procesados de manera eficiente por los cuatro multiplicadores y el sumador que pueden actuar de forma paralela. 4. Para habilitar la computacin a alta velocidad con el mnimo de hardware se calcula el valor aproximado de las funciones. 5. El SH-4 soporta dos colas de almacenamiento de 32 bits, con ello se consiguen rfagas de alta velocidad para tratar con memorias externas. Mientras el contenido de una de estas colas se utiliza para escribir en la memoria externa, la otra puede

1

ser escrita sin sacrificar ciclos de reloj. Esta funcionalidad es especialmente til para transferir video y grficos al bffer que almacena los frames en el procesador grfico. Tecnologa flash en los MCU SuperH La cuarta generacin de memoria flash integrada, introducida en 2002, tiene la caracterstica de que se puede acceder a ella con un slo ciclo de reloj. 1. Proceso de 0,18 um, tamao de la flash de casi 1MB 2. Tiempo de acceso de 12.5 ns a 80Mhz 3. Rango de temperatura entre -40C y +125C Estndares SuperH La probada cualificacin de Renesas se compromete con un amplio set de soluciones que reducen el tiempo total de diseo del sistema, as como su coste, sin sacrificar ni un pice su rendimiento. Estas soluciones permiten un corto tiempo al mercado, consiguiendo una salida a los consumidores rpidamente con las mismas garantas. Amplio soporte para OS Independientemente del sistema operativo que use la empresa se podr beneficiar de las aplicaciones que ofrece Renesas para trabajar con la serie SuperH. Sofisticados controles de depuracin on-chip 1. El controlador mediante hardware de ruptura permite de dos a cuatro puntos de ruptura independientes. 2. Depuracin Avanzada de Usuario (AUD) en los dispositivos de las series SH-3 y SH4 proveen de la capacidad de realizar trazas. 3. Third parties ofrecen herramientas que apoyan la depuracin on-chip de la serie SuperH usando los propios recursos hardware en los entornos RTOS. 4. JTAG (Joint Test Action Group, un desarrollo estndar para test) y BSDL (Boundary Scan Debug Layer) son posibles de realizar en los dispositivos SH-3, SH3-DSP, SH4 y SH-4A. 5. Los emuladores estn disponibles tanto desde Renesas como de distribuidores thirdparty. 6. Entornos de desarrollo tambin estn disponibles desde Renesas y thirdparties. Interfaz de usuario de depuracin (UDI) 1. Incluidos con E10A-USB y E200F en los circuitos de emulacin. 2. La unidad principal del emulador es conectada a travs del puerto UDI hacia el sistema del usuario. Hay muchsimas razones ms por las que se debera probar la serie SuperH, la mayora se van descubriendo poco a poco con el uso de estos dispositivos. Ahora mismo Renesas est extendida por todo el mundo con el 20% en el mercado de los microcontroladores. Ser con la serie SuperH con la que ir consiguiendo, no dentro de mucho, el mercado de los procesadores de altas prestaciones

1

Sistema de interconexin.

Ejemplo de configuracin y construccin del sistema. Esto muestra los bloques de funcin de la SH-Mvil 1 SH7290 y un ejemplo de la construccin de un sistema telefnico celular. La CPU y la memoria interna, as como diversas funciones perifricas estn integrados en un solo chip. En este podemos visualizar, los buses utilizados para la interconexin en este procesador. Donde encontramos el bus: inter IC bus, IC es un bus de comunicaciones en serie. La principal caracterstica de IC es que utiliza dos lneas para transmitir la informacin: una para los datos y por otra la seal de reloj. Todos los procesadores de la serie SuperH tienen interfaz directo con memorias externas. El Bus State Controler (on-chip), a travs de un bus externo, provee de entradas especializadas, salidas y funciones de para diferentes tipos, anchos y velocidades de memorias externas (8/16/32-bit interfaces para DRAM, SDRAM, DDR-SDRAM, flash, ROM, etc).

1

Direccionamiento: teniendo en cuenta que la arquitectura SuperH es fundamentalmente una arquitectura RISC de 32 bits, encontramos que se caracteriza por tener modos de direccionamiento simple con modos ms complejos remplazados por secuencias de instrucciones aritmticas simples. Estos son:

Modos de direccionamiento Registro directo

Calculo de la direccin efectiva La direccin efectiva es el registro Rn (el operando es el contenido del registro Rn) La direccin efectiva es el contenido del registro Rn La direccin efectiva es el contenido del registro Rn. Una constante se suma a el contenido de Rn despus la instruccin se ejecuta. 1 se suma para un byte de operacin, 2 para una operacin de palabra y 4 para una operacin de palabra larga.

Ecuacin -------

Registro indirecto Registro indirecto con post-indexado

Rn Rn (despus de la ejecucin de una instruccin) Byte: Rn+1Rn Word : Rn+2Rn Longword: Rn+4Rn Byte: Rn-1Rn Word : Rn-2Rn Longword: Rn-4Rn (la instruccin es ejecutada con Rn despus del clculo) Byte: Rn+disp. Word: Rn+disp x 2 Longword: Rn+disp x 4

Registro indirecto con pre-decremento

La direccin efectiva es el valor obtenido por restando una constante de Rn. 1 se resta para una operacin de bytes, 2 para una operacin de palabra, y 4 para una operacin LongWord.

Registro indirecto con Con desplazamiento

La direccin efectiva es la suma de Rn y un desplazamiento de 4 bit(disp). El valor de disp. Es cero extendido, y se mantiene sin cambios para un byte operacin, se duplica para una operacin de palabra, y es cuadruplicado para una operacin de LongWord.

Registro indirecto con Con desplazamiento

La direccin efectiva es la suma de Rn y un desplazamiento de 12-bits (DISP). El valor de DISP es cero extendido

Byte: Rn + disp Word: Rn + disp Longword: Rn + disp

1

Indexado con registro indirecto

La direccin efectiva es la suma de Rn and R0

Rn+R0

GBR indirecto con desplazamiento

La direccin efectiva es la suma del valor de PER y un desplazamiento de 8 bits (DISP). El valor de DISP es cero extendido, y se mantiene sin cambios para una operacin de bytes, se duplica para una operacin de palabra, y se cuadruplic para una operacin LongWord.

Byte: GBR + disp Word: GBR + disp 2 Longword: GBR

Indexado GBR indirecto

La direccin efectiva es la suma del valor GBR y GBR+R0.

GBR + R0

TBR duplicado indirectamente con desplazamiento

La direccin efectiva es la suma del valor de la RBT y un desplazamiento de 8 bits(DISP). El valor de DISP es cero extendido, y se multiplica por 4.

Contenido de la direccin (TBR + disp 4)

Entre otras

Entre otras

Entre otras

1

Tipos de datos y longitud de palabra:

Aplicaciones Tanto para microcontroladores como para microprocesadores son de lo ms variadas, tocando prcticamente todos los mbitos tecnolgicos, desde la industria hasta el hogar pasando por el automovilismo. MCUs: Equipamiento en fbricas Faxes, fotocopiadoras Sistemas de aire acondicionado Dispositivos de control de presin sangunea Etc

MPUs Navegacin en automviles Routers Dispositivos de impresin Equipos de procesado de imagen etc

A continuacin veremos unos cuantos ejemplos grficos que explican de mejor manera como se integran los dispositivos de la serie SuperH en los sistemas que nos rodean. El primero de ellos es en un entorno industrial, usando un SH-2. Los dos siguientes usan la serie SH-Mobile el primero en un reproductor de televisin y el otro en un sistema de VoIP. Para finalizar se presenta el esquema de una configuracin para multimedia con un SH-4.

1

1

1

Disposicin de los pines:

1

Distribucin de pines o terminales y funcionalidad de los pines o terminales: CLASIFICACION Fuente de alimentacin Nombre Fuente de alimentacin FUNCION Pines de alimentacin para los pasadores internos y el sistema. Todos los pasadores VCC deben estar conectados a la fuente de alimentacin del sistema. Este LSI no funciona correctamente si hay un pasador se dej abierto. Fuente de alimentacin para los puertos de mdulos perifricos (puertos A, B, C, F, G y J).Conecte todas las clavijas PVCC el sistema perifrico de alimentacin del mdulo. Este LSI no funciona correctamente si hay un pasador dej abierta. Los pins de conexin a un condensador utilizado para la estabilizacin de la tensin del reductor interno fuente de alimentacin. Conecte a este pin VSS a travs de un condensador. El condensador debera encontrarse cerca al pin. No conecte una fuente de alimentacin externa al terminal. Todos los pins Vss deberan ser conectados a la fuente de alimentacin (0V). Este LSI no funciona correctamente si el pin se dejo abierto. Fuente de alimentacin para el oscilador PLL en el chip. Pin de tierra para el oscilador PLL en el chip. Conectado a un resonador de cristal. Una seal de

Fuente de alimentacin de 5-V

Reductor fuente de alimentacin interna

Conexin a tierra

Relojes

PLL Fuente de alimentacin PLL conexin a tierra Reloj externo

1

Cristal Reloj perifrico Modo de controlo de operaciones Modo ASE

reloj externa puede ser tambin de entrada a la patilla EXTAL. Conectado a un resonador de cristal. Fuentes del reloj perifrico a los dispositivos perifricos Permite funciones del emulador. Entrada de un bajo nivel para operar el LSI en el modo normal (que no sea el modo de depuracin). En el modo de depuracin, de entrada un alto nivel de este pin en la placa del sistema del usuario. Establece el modo de funcionamiento. No cambie los niveles de seal en estos pines durante la operacin. Establece el modo de funcionamiento del reloj. No cambie los niveles de seal en estos pines durante la operacin. Al frente de este pin pone bajo la LSI en el modo de espera de hardware. Al frente de este pin pone bajo la LSI en poder-sobre el estado de restablecimiento. Desbordamiento del WDT seal de salida Solicitud de interrupcin de pin no enmascarada Peticin de interrupcin de pin enmascarada. Nivel de entrada o de deteccin de bordes de entrada puede ser seleccionado. Cuando la deteccin de entrada de borde se selecciona, el flanco ascendente, flanco descendente, o ambos bordes tambin se pueden seleccionar. input pins for the ATU-III counter external clock

Establecer modo

Establecer modo de reloj

Control del sistema

Hardware en espera

Reiniciar encendido

interrupciones

Desbordamiento del temporizador watchdog Interrupcin desenmascarada Interrumpir peticiones 3 a 0

Avanzado el temporizador de la unidad 2.

ATU-III entrada de reloj temporizador

1

ATU-III de captura de entrada(temporizador A) ATU-III comparacin de la captura de entrada/salida

ATU-III compara coincidencias (temporizador D) ATU-III pulso de un solo disparo (temporizador D) Controlador de red de rea Transmisin de datos(canales A,B) Recibimiento de datos(canales A,B) Transmisin de datos(canales de la A a la C) Recibimiento de datos (canales de la A a la C) Reloj serial (canales de la A a la C) ENTRE OTROS

Comunicacin de interface serial

ENTRE OTROS

Un temporizador de captura de entrada de los pines de entrada Temporizador de entrada C de captura de entrada / salida comparar pines de salida Temporizador de salida D en comparacin coincidir con los pines de salida Temporizador D abajo de venta sin receta de un solo tiro pines de salida de pulsos CAN-Bus de transmisin de pines de datos de salida CAN recibe pines de datos de entrada SCI_A para transmisin de datos de salida SCI_C SCI_A de SCI_C recibir pines de datos de entrada SCI_A SCI_C de reloj de entrada / salida de pines ENTRE OTROS

Modos de operacin

Modo No.

Nombre del modo Modo MCU de un solo chip Modo de funcionamiento Modo de programa de usuario Modo de funcionamiento de usuario

On-Chip Room Activado

Bus externo

Modo 0

Desactivado

Lecturaacceso al disco Desactivado

Voltaje

5.0V +/- 5.0 V 5.0V +/- 5.0 V 5.0V +/- 5.0 V 5.0V +/- 5.0 V

Modo 1 Modo 2

Activado Activado

Desactivado Desactivado

Activado Activado

Modo 3

Activado

Desactivado

Activado

1

Configuracin de pinModo No. Modo 0 Nombre del modo Modo MCU de un solo chip Modo de funcionamiento Modo de programa de usuario Modo de funcionamiento de usuario MDD/MDC* 0 MDB 0 MDA 0

Modo 1 Modo 2

1 0

0 1

Modo 3

1

1

Para reducir el consumo de energa del dispositivo, este dispositivo incorpora dos tipos de modos de apagado: hardware de modo de espera y el modo de suspensin, y una funcin de mdulo de reserva para detener la operacin de determinados mdulos. Un modo apropiado o funcin debe ser seleccionado de acuerdo con la aplicacin.

Hardware modo de espera Este LSI entra en modo de espera de hardware mediante la introduccin de niveles especficos de los pasadores de la FER y HSTBY . En este modo, todas las funciones de la interrupcin LSI y fuente de alimentacin ms parte del interno del LSI se detiene. El LSI devuelve desde el modo de espera de hardware por un restablecimiento de encendido. Mdulo de reserva de funcin El funcionamiento de on-chip mdulos perifricos que pueden entrar en el mdulo de estado de espera (FPU, UBC, EMAC, y la interfaz JTAG) se detiene al detener la fuente de reloj. La fuente de reloj para el mdulo de destino puede ser controlado por el bit correspondiente de STBCR. Modo de reposo El LSI entra en modo de suspensin por la instruccin de la CPU, en este modo, los mdulos perifricos no pueden funcionar en la CPU

1

Sistema de instrucciones RISC. Instrucciones de 16 bits de longitud que mejoran la eficiencia del cdigo. Se retrasan incondicionalmente las instrucciones branch hasta que se comprueba si se cumple la condicin. Conjunto de instrucciones optimizado para el lenguaje C.

Adelante describimos el conjunto de instrucciones RISC: Transferencia de datos: Copian datos de un origen a un destino, sin modificar el origen y normalmente sin afectar a los flags o indicadores de condicin. Pueden transferir palabras, fracciones de palabras (bytes, media palabra) o bloques completos de n bytes o palabras. Estas operaciones pueden ser: -> registro - registro -> registro - memoria -> memoria - registro -> memoria - memoria Nemotcnicos ms frecuentes: move: copia el contenido de un registro(o memoria) a otro. store: copia el contenido de un registro a memoria. load: copia el contenido de una posicin de memoria a un registro. Instrucciones aritmticas: Son efectuadas por la ALU y suelen cambiar los flags o indicadores de condicin. Nemotcnicos ms frecuentes: add: Suma. add with carry: Suma con acarreo. subtract: Resta. move block: copia un bloque de datos de una posicin de memoria a otra. move multiple: copia del origen en varias posiciones de memoria. exchange: intercambia el contenido de dos operandos. clear: pone a 0 el destinto. (todos los bits) set: pone a 1 el destino. (todos los bits) push: introduce un dato en la cabecera de la pila. (indicada por el SP) pop: saca un dato de la cabecera de la pila. (indicada por el SP)

1

subtract with borrow: Resta teniendo en cuenta el adeudo anterior. increment: incrementa en 1 un valor. decrement: decrementa en 1 un valor. multiply: multiplica. divide: divide. extend: aumenta el operando tamao. negate: cambia de signo. absolute: valor absoluto. de

o lgico y pueden incluir o no rotaciones. Pueden ser de izquierda a derecha. Nemotcnicos ms frecuentes: shift: desplazamiento aritmtico o lgico. rotate: rotacin con o sin acarreo. Instrucciones de bits: Comprueban un bit del operando y su valor lo reflejan en el indicador de cero. Pueden poner un bit a 0 o complementarlo.

-> Pueden tener instrucciones para tratar con nmeros en BCD e incluyen operaciones en coma flotante, lo cual se identifica con una 'f' antes del nombre del nemotcnico como por ejemplo: fabsolute Instrucciones de comparacin: Suelen preceder a una instruccin de bifurcacin condicional y modifican los flags. No hay que pensar que las instrucciones de salto condicional dependen de este repertorio, ya que lo nico que hace el salto condicional es consultar los flags y salta si precede, pero no depende de ninguna instruccin de comparacin. (de hecho cualquier operacin aritmtica realizada anteriormente a un salto condicional puede provocar que este "salte").

Nemotcnicos ms frecuentes: bit test: comprueba un bit. bit clear: comprueba un bit y lo pone a 0. bit set: comprueba un bit y lo pone a 1.

Instrucciones de control: Permiten modificar la secuencia normal de ejecucin de un programa, puede hacerse por salto condicional relativo o absoluto. Se clasifican en cuatro grupos: -> salto incondicional -> salto condicional -> Llamada a subrutinas -> Gestin de las interrupciones saltos: Pueden ser condicionales o incondicionales, se suelen especificar como jump o brantch, y en el caso de los condicionales se suele llamar jcond o bcond donde cond es una o ms letras que indican la condicin que ha de cumplirse para que el salto se produzca. -> Incondicional: salta ninguna condicin. Nemotcnicos brantch ms sin comprobar o

Nemotcnicos ms frecuentes: compare: Resta los dos operandos pero no almacena el resultado, solo modifica los flags. test: compara un cierto valor especificado con el 0. Instrucciones lgicas: Realizan operaciones booleanas "bit a bit" entre dos operandos. Como las aritmticas tambin modifican los flags.

frecuentes: jump

Nemotcnicos ms frecuentes: and: el "y" lgico. or: el "o inclusivo" lgico. xor: el "o exclusivo" lgico. not: la negacin lgica. (complemento a 1, no confundir con el cambio de signo "negate" que es el complemento a 2) Instrucciones de Desplazamiento: Pueden ser aritmtico

-> Condicional: salta si la condicin se cumple. Nemotcnicos ms frecuentes: jcond o bcond Llamadas a subrutinas: Invoca la ejecucin de funciones anteriormente definidas. Nemotcnicos ms frecuentes: call (llamada) y ret (retorno) Gestin de interrupciones: Se usan para llamar a las rutinas de servicio de interrupcin y esto se puede hacer por

1

hardware o bien por software. Necesita una instruccin similar a return para retornar al contexto anterior pero restableciendo el estado de la mquina, para no afectar a la aplicacin a la cual se interrumpi (iret). Instrucciones de E/S: Son instrucciones de transferencia salvo que el origen/destino de dicho flujo es un puerto de un dispositivo de E/S. Estas instrucciones pueden darse mediante dos alternativas: ->E/S "mapeada" en memoria: Los perifricos tienen direcciones asignadas de la MP por lo que no se necesitan instrucciones especiales y las operaciones se realizan con las ya vistas, como son: load, store y move. ->E/S independiente: Necesitan unas instrucciones especiales para indicarle al procesador que nos estamos refiriendo al mapa de direcciones de E/S, ya que este mapa y el mapa de memoria son disjuntos. Nemotcnicos ms frecuentes: input o read: Permite leer informacin de un puerto y trasladarla a memoria principal. output o write: Permite escribir informacin en un puerto de un dispositivo. test i/o: Lee informacin de control de un perifrico. control i/o: Enva informacin de control hacia un perifrico.

Instrucciones de control y miscelneas: Nemotnicos ms frecuentes: halt: Detiene la ejecucin del programa hasta que una interrupcin arranca otro programa. wait: Sirve para detener la ejecucin de un programa hasta que sucede un determinado evento que no es una interrupcin (otra condicin externa al primer programa). nop: No realiza ninguna operacin, sirve para rellenar huecos en un programa o temporizar esperas. enable: Habilita las interrupciones. disable: Deshabilita las interrupciones. test and set: Se utiliza para la implementacin de la exclusin mutua, esto es, que un procesador no pueda acceder a un determinado recurso que est siendo usado por otro procesador en ese mismo momento.

1

Bibliografia 1. CORPORACION tecnolgica Renesas. Informacin [en lnea] [Fecha de consulta: 11 de febrero 2012]. Disponible en: http://www.renesas.com/products/mpumc sh_mobile/sh_mobile_r/sh_mobile_r/index.jsp 2. CORPORACION tecnolgica Renesas. Recursos [en lnea] [Fecha de consulta: 11 de febrero 2012]. Disponible en: http://resource.renesas.com/lib/eng/edge/05/products.html# 3. CORPORACION tecnolgica Renesas. Recursos [en lnea] [Fecha de consulta: 11 de febrero 2012]. Disponible en: http://resource.renesas.com/lib/eng/edge/05/special05.html 4. COMPAA FPO. IP Research Tools [en lnea] [Fecha de consulta: 11 de febrero 2012]. Disponible en: http://www.freepatentsonline.com/6760832.pdf 5. CORPORACION tecnolgica Renesas. Documentacin [en lnea] [Fecha de consulta: 11 de febrero 2012]. Disponible en:http://documentation.renesas.com/doc/products/mpumcu/doc/superh/r01uh0267ej_sh72

531.pdf