![Page 1: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/1.jpg)
Victor Miranda FernandesUniversidade Federal Da Paraíbawww.vhdl.com.br
![Page 2: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/2.jpg)
2
![Page 3: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/3.jpg)
3
File > New Project Wizard
![Page 4: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/4.jpg)
4
Next
![Page 5: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/5.jpg)
5
Diretório: \vhdlNome: exemplo
![Page 6: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/6.jpg)
6
Sim
![Page 7: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/7.jpg)
7
Next
![Page 8: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/8.jpg)
8
Finish
![Page 9: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/9.jpg)
9
![Page 10: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/10.jpg)
10
![Page 11: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/11.jpg)
11
File > New
![Page 12: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/12.jpg)
12
VHDL File
![Page 13: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/13.jpg)
13
Escreva o códigoEm VHDL
![Page 14: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/14.jpg)
14
MUX 4:1 em VHDLEntradas: i0, i1, i2 e i3Seleções: sel1 e sel2Saída: s0
É bom lembrar que onome da entidadetem que ser o mesmonome do projeto
![Page 15: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/15.jpg)
15
Agora vamos simular!
![Page 16: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/16.jpg)
16
Processing > Start Compilation
![Page 17: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/17.jpg)
17
Sim
![Page 18: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/18.jpg)
18
Salvar
![Page 19: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/19.jpg)
19
Espere a compilação e OK
![Page 20: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/20.jpg)
20
File > New
![Page 21: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/21.jpg)
21
Vector Waveform File
![Page 22: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/22.jpg)
22
2 clicks aquiPara abrir a pinagem
![Page 23: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/23.jpg)
23
OK
![Page 24: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/24.jpg)
24
Pins: All
![Page 25: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/25.jpg)
25
![Page 26: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/26.jpg)
26
![Page 27: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/27.jpg)
27
![Page 28: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/28.jpg)
28
CRLT + SHIFT + ESPAÇOPARA DIMINUIR O ZOOM
![Page 29: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/29.jpg)
29
![Page 30: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/30.jpg)
30
Selecione as entradasClick com direito > Grouping > Group
![Page 31: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/31.jpg)
31
Group Name: entrada
![Page 32: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/32.jpg)
32
Selecione o grupo entradaClick com direito > Value > Count Value
Para gerar um contador binário no grupo
![Page 33: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/33.jpg)
33
OK
![Page 34: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/34.jpg)
34
Veja a contagem!
![Page 35: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/35.jpg)
35
Abra o grupo para ver em binário
![Page 36: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/36.jpg)
36
Selecione as seleçõesClick com direito > Grouping > Group
![Page 37: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/37.jpg)
37
Group Name: select
![Page 38: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/38.jpg)
38
Selecione o grupo selectClick com direito > Value > Count Value
Para gerar um contador binário no grupo
![Page 39: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/39.jpg)
39
OK
![Page 40: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/40.jpg)
40
Agora vamos simular com as entradas e
Seleções que colocamos!
E ver a saída S0
![Page 41: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/41.jpg)
41
Processing > Simulator Tool
![Page 42: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/42.jpg)
42
Simulation mode: Functional
Depois click em:Generate Functional Simulation Netlist
![Page 43: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/43.jpg)
43
Espere a simulação e OK
![Page 44: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/44.jpg)
44
Agora, Start
![Page 45: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/45.jpg)
45
OK e Open
![Page 46: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/46.jpg)
46
Sim
![Page 47: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/47.jpg)
47
Olhe a saída S0!E confira se é o esperado.
![Page 48: File > New Project Wizardvhdl.com.br/quartus/projeto-simulacao-quartus2.pdf · 14 MUX 4:1 em VHDL Entradas: i0, i1, i2 e i3 Seleções: sel1 e sel2 Saída: s0 É bom lembrar que o](https://reader031.vdocuments.site/reader031/viewer/2022022722/5c68707409d3f206678b792b/html5/thumbnails/48.jpg)
48
Fim!