desripcion de hardware y software blackfin 533

8/18/2019 Desripcion de Hardware y Software Blackfin 533

1/20

UNIVERSIDAD DE EL SALVADOR

Tarjeta de Desarrollo ADSP-

BF533 EZ-KIT LITE de

Analog Devices Inc. Descripción General de Software y Hardware

Escuela de Ingeniería Eléctrica.

Presentado por:

Alberto Martínez, Raúl Aníbal

Murillo Gómez, Néstor Alexander


2/20

Tarjeta de Desarrollo ADSP-BF533 EZ-KIT LITE de Analog Devices Inc.

Página 2

Índice del Contenido.

Pág.

Objetivos. 3

Introducción. 4

Capitulo I. Descripción de Hardware. 5

Capitulo II. Descripción de Software. 12

Capitulo III. Descripción de prácticas básicas. 18

Conclusiones. 19

Bibliografía. 20


3/20


4/20


Página 4

Introducción.

En los últimos años, han aumentado el número de aplicaciones en donde se realiza el

procesamiento de una señal digitalmente; tanto de audio como de video. Algunas aplicaciones vandirigidas al entretenimiento, pero también existen aplicaciones que van orientadas a realizar

tareas de seguridad, como por ejemplo la identificación del iris del ojo humano a manera de

cerraduras, el registro automático de placas de vehículos que ingresan a un parqueo, entre otros.

En la actualidad la escuela de ingeniería eléctrica, cuenta con dos equipos o kits de

tarjetas DSP, de la serie Blackfin ADSP-BF533 de Analog Devices Inc. Hasta el momento no ha

existido un trabajo continuo con estas tarjetas, por lo que para la mayoría de estudiantes

desconocen de ellas, así como del gran numero de aplicaciones que se pudieran desarrollar.

Es por esa razón, que como parte del proyecto, se ha querido dejar un documento en

donde brevemente se haga una descripción y una referencia bibliográfica de cada uno de los

elementos de hardware y software con los que cuenta la tarjeta.

Los capítulos con los que cuenta el documento son tres, en el primer capitulo se hace una

descripción sobre el hardware de la tarjeta ADSP-BF533, como por ejemplo: la arquitectura, la

memoria, banderas programables, puertos e interfaces. El capitulo dos va dirigido ha detallar los

elementos de software, entre los que podemos mencionar: los modos de operación,

administración dinámica de la potencia, modelo “ pipeline” y set de instrucciones entre otras.

Por ultimo el capitulo tres, hace una breve reseña sobre los anexos, donde se podrá

encontrar 5 practicas básicas, que llevan como objetivo mostrar la forma de cómo configurar(tanto software y hardware) la tarjeta.


5/20


Página 5

Capitulo I.

Descripción de Hardware.

Arquitectura del Procesador ADSP-BF533.

La arquitectura de la tarjeta consta de dos partes: núcleo y periféricos. En el núcleo, es

donde se ejecutan las instrucciones y los periféricos son los elementos en donde se guardan o

cargan datos (comunicación con el mundo exterior).

El núcleo, esta compuesto por 4 partes:

1.

Unidad Aritmética.

2.

Unidad Aritmética de Direcciones.

3.

Unidad de Control.4.

Archivos de Registros (Datos y Direcciones).

La unidad Aritmética, esta compuesta por ALU’s (Unidad Lógica Aritmética), MAC’s

(Multiplicador/Acumulador), Unidad de Desplazamiento (Barrel Shifter ), Registros Acumuladores y

Registros de Datos.

Las ALU’s (2 de 40 bits y 4 de 8 bits para video) son las unidades que están diseñadas para

realizar operaciones aritméticas y lógicas tales como la suma, resta, AND, OR, NOT, funciones de

valor absoluto, redondeo, etc.

Las MAC (16x16 bits) permiten realizar operaciones de multiplicación ymultiplicación/acumulación de punto fijo. Sus instrucciones operan datos de 16 bits y produce

resultados de 32 bits. Cada MAC tiene un Acumulador de 40 bits.

La unidad Aritmética de Direcciones (AAU) esta formada por un Generador de Direcciones

de Datos, Archivo de Punteros de Registros y Set de Registros DAG. Esta unidad se encarga de

generar las direcciones tanto de memoria como de puertos E/S. Las direcciones generadas son de

32 bits y esta unidad puede generar o realizar búsquedas de 2 direcciones al mismo tiempo.

Los registros DAG están compuestos por 4 tipos de registros: Registros Índice (I[0:3]),

Registros Modificador (M[0:3]), Registros Base (B[0:3]) y Registros Longitud (L[0:3]). Cada uno de

estos registros tiene una longitud de 32 bits.

Entre los archivos de punteros, esta unidad contiene dos tipos diferentes. Uno es el

puntero del stack o pila (SP) y el otro es el puntero de trama (FP).


6/20


Página 6

Los componentes de la unidad de Control son un Secuenciador de Programa, que es el

encargado de controlar el flujo del código de un programa. Y este maneja estructuras tales como:

Lazos, Subrutinas, Saltos, Interrupciones e Inactividad (Idle).

Y los Archivos de Registros (Datos y Direcciones), son registros que se utilizan de manera

general para manejar direcciones (registros P[0:7]) y para datos (resgistros R[0:7]). El ancho de

cada uno de estos registros es de 32 bits, aunque se pueden utilizar como registros

independientes de 16 bits (parte alta y baja).

En la siguiente ilustración, se muestra un diagrama del núcleo:

Ilustración 1. Diagrama del Núcleo del Procesador.

La otra parte de la arquitectura son los periféricos, en la tarjeta se cuenta con lossiguientes periféricos:

1.

Memoria.

2. Pulsadores y LED’s de Propósito General.

3. Temporizadores.

4.

Banderas Programables.


7/20


Página 7

5.

Interrupciones.

6.

Acceso Directo A Memoria.

7. Interfaz para Periféricos Serie (SPI).

8. Interfaz para Periféricos Paralela (PPI).

9.

Controlador de Puerto Serial (SPORT).10.

Controlar de Puerto UART.

11.

Interfaz de Audio.

12.

Interfaz de Video.

Memoria. En el ADSP-BF533, la memoria es del tipo jerárquico, en donde la memoria de

Nivel 1 (L1) es la única que esta dentro del chip (On-Chip) y la de Nivel 2 (L2) que esta afuera del

chip (Off-Chip). La memoria de Nivel 1 esta conformada por una parte para las instrucciones, datos

y “scratchpad ”.

La memoria de Instrucciones L1, como lo indica su nombre solo se utiliza para almacenar

instrucciones. El núcleo puede leer instrucciones mediante un bus de 64 bits de ancho. La

memoria de Datos L1, es donde se guardan datos y son dos bancos SRAM de 32 KB (Banco de

Datos A y Banco de Datos B). La memoria “Scratchpad ” se utiliza para almacenamiento datos y su

tamaño es de 4 KB.

La memoria de Nivel 2 o memoria externa, se le accede mediante la Unidad de Interfaz de

Bus Externo (EBIU). Esta memoria es tipo SDRAM y la conexión entre ella y la EBIU es de 16 bits.

Para mayor detalle sobre la memoria puede consultar el capitulo 6 del documento ADSP-

BF533 Blackfin Processor Hardware Reference.

Pulsadores y LED’s. La tarjeta cuenta con 4 pulsadores y 6 LED’s para propósitos generales.

Los pulsadores (SW4-SW7) se pueden configurar mediante las banderas programables (PF8 –

PF11) y los LED’s (LED 04 – LED 09) mediante la configuración de la memoria flash. Cabe

mencionar que la memoria flash cuenta con dos bancos de memoria (flash A y flash B) y para cada

uno de ellos hay dos puertos. Específicamente el grupo de LED’s se controlan por el puerto B del

banco Flash A.

Ilustración 2. LED'S y Pulsadores de Propósito General.


8/20


Página 8

Para mayor detalle sobre la configuración de pulsadores y LED’s de propósito General,

puede consultar el capitulo 1 del documento ADSP-BF533EZ-KIT Evaluation System Manual .

Temporizadores. La tarjeta posee 3 temporizadores para propósito general, además de un

temporizador del núcleo y un temporizador tipo “watchdog”. Los temporizadores de propósito

general pueden ser configurados para trabajar en modo Modulación por Ancho de Pulso (PWM),

Conteo y captura de Ancho de Pulso (WDTH) y en modo de Evento Externo (EXT).

El procesador cuenta con un reloj interno y que puede llegar a trabajar hasta a 133 MHz

con un oscilador de 27 MHz. Sí se trabaja con este reloj del procesador (SCLK) el periodo máximo

para el conteo del temporizador es de 32.2 segundos.

Para mayor detalle sobre los temporizadores puede consultar el capitulo 15 del

documento ADSP-BF533 Blackfin Processor Hardware Reference.

Banderas Programables. La tarjeta utiliza el sistema de banderas programables para

manipular algunas de las funciones de sus periféricos. En total cuenta con 16 banderas (PF). Entre

algunas funciones de las que forman parte de este sistema podemos mencionar: Los pulsadores

para propósito general (SW4-SW7), configuración para el codificador y decodificador de video

(ADV7171 y ADV7183), y pines para el SPI y PPI.

Para configurar a cada una de estas banderas programables, la tarjeta cuenta con registros

de 16 bits, entre las cuales podemos mencionar: Registro de Datos (FIO_FLAG_D), Registro de

Estado (FIO_FLAG_S), Registro de Limpieza (FIO_FLAG_C) y Registro de Dirección (FIO_FLAG_DIR)

en donde al escribir un 1 se declara a esa bandera programables como una salida y un 0 para una

entrada.

Para mayor detalle sobre las Banderas Programables puede consultar el capitulo 14 del


Interrupciones. Cuando se declara a un periférico como una entrada, este periférico

podría hacer una solicitud de interrupción. Siendo una interrupción un evento que cambia el

curso de la ejecución actual del procesador y pasa a ejecutar un código especifico.

Para controlar las diferentes interrupciones que se podrían dar, el procesador utiliza un

Controlador de Interrupciones del Sistema (SIC) y un Controlador de Eventos del Núcleo (CEC).

Estos dos controladores establecen la prioridad y controlan las interrupciones del sistema. Cuando

existe una petición de interrupción, el registro SIC_ISR guarda esa petición hasta que sea atendida,

sí se ha habilitado al periférico para realizar peticiones (SIC_IMASK). Los controladores determinan

la prioridad de esta con referencia a otras que pudieran estar sin atender.

Para mayor detalle sobre la configuración de las Interrupciones y registros asociados

puede consultar el capitulo 4 del documento ADSP-BF533 Blackfin Processor Hardware Reference.


9/20


Página 9

Acceso Directo a Memoria. Para transferir datos a memoria, el procesador utiliza el DMA

(Direct Memory Acces), este controlador puede llevar a cabo varios tipos de transferencias de

datos entre la memoria y memoria, SPI, SPORT, UART y PPI. De esta manera el procesador logra

ser mas optimo en la transferencia de datos.

Para mayor detalle sobre DMA y registros asociados puede consultar el capitulo 9 del


Interfaz para Periféricos Serie (SPI). Esta es una interfaz serie síncrona full-duplex, que

esta compuesto por cuatro pines (dos pines de datos, seleccionador y de reloj), y funciona como

un registro de desplazamiento en serie en donde transmite y recibe bits de datos (un bit a la vez).

Hay varios dispositivos que se pueden conectar a esta interfaz entre los cuales están otros

Microcontroladores, convertidores A/D y D/A, pantallas LCD y FPGA.

Para mayor detalle sobre SPI y registros asociados puede consultar el capitulo 10 del


Interfaz para Periféricos Paralela (PPI). Esta interfaz es half-duplex con capacidad para 16

bits de datos. Para un mayor rendimiento se deberá de trabajar con datos de 8 bits, porqué estaría

manipulando dos muestras al mismo tiempo.

Para mayor detalle sobre la PPI y registros asociados puede consultar el capitulo 11 del


Controlador de Puerto Serial (SPORT). En la tarjeta se encuentran dos puertos serie

síncronos idénticos (SPORT0 y SPORT1). Estos puertos proporcionan interfaces tanto para entrada

como de salida a una amplia variedad de dispositivos. Cada uno de ellos cuenta con dos grupos de

pines, los cuales se programan por separado.

Cada uno de los puertos (SPORT0 y SPORT1) tiene la capacidad de transmitir serie de datos

de entre 3 a 32 bits de longitud, también permiten el control de la interfaz de audio (I2S y TDM).

Para mayor detalle sobre la configuración de los SPORT y registros asociados puede

consultar el capitulo 12 del documento ADSP-BF533 Blackfin Processor Hardware Reference.

Controlador de Puerto UART. El transmisor/receptor universal asíncrono (UART) convierte

los datos entre los formatos de serie y paralelo. Cada una de las palabras de datos que serántransmitidas o recibidas por el UART debe de tener un bit de inicio y al menos un bit de parada.

Este periférico es full-duplex, pero soporta también el protocolo IrDA half-duplex.

Para mayor detalle sobre la configuración del UART y registros asociados puede consultar

el capitulo 13 del documento ADSP-BF533 Blackfin Processor Hardware Reference.


10/20


Página

10

Interfaz de Audio. Esta interfaz esta compuesta por un códec de audio AD1836, el cual

ofrece tres canales de audio estéreo de salida y dos canales de entrada en audio estéreo. La

frecuencia de muestreo pueden ser de 48 y 96 kHz con resoluciones de 16, 20 y 40 bits.

El procesador puede transferir datos al códec de audio mediante 2 modos. El primero de

ellos es por interfaz serie de dos cables (TWI) y en este modo el códec puede operar a una

frecuencia de 96 kHz, pero limita sus salidas a solamente dos.

El secundo modo es el modo multiplexado por división de tiempo (TDM) y en este modo a

diferencia del anterior, su frecuencia es de 48 kHz, pero con la ventaja de utilizar los tres canales

de salida.

Ilustración 3. Canales de Entrada y Salida de Audio.

Para mayor detalle sobre la configuración de la Interfaz de Audio y registros asociados


Interfaz de Video. La tarjeta cuenta con un decodificador de video (ADV7171) queproporciona tres canales de salidas análogas y un decodificador de video (ADV7183) que de igual

manera proporcionan tres canales de entrada de video análogas.

Ilustración 4. Canales de Entrada y Salida de Video.

Para mayor detalle sobre la configuración de la Interfaz de Video y registros asociados



11/20


Página

11

Ilustración 5. Descripción de Algunos de los Elementos de la Tarjeta.

1.

LED’s indicadores de encendido

(Power) y reset.

2.

Pulsador para reset.

3. Conector para fuente de

potencia.

4.

DIP Switch 12 para configurar

SPORT0.

5.

Connector USB.

6.

ZLED1 indicador para FLAG0.7. ZLED2 indicador para FLAG1.

8. ZLED3 monitoreo de la

comunicación vía USB.

9. ZLED4 indicador para FPGA.

10.

Conector JTAG.

11.

DIP Switch 9 para configurar

pulsadores y audio.

12.

Pulsadores (SW4-SW7) de

Propósito General.

13. LED’s (LED04-LED09) de

Propósito General.

14.

Conector SPI.

15.

Conector FlashLINK.

16.

Conector SPORT1.17. DIP Switch 3 para configuración

de video.

18. Puerto UART.

19. Entrada y Salida de Video.

20.

Salidas de Audio.

21.

Entrada de Audio.


12/20


Página 12

Capitulo II.

Descripción del Software.

Modos de Usuario en el Procesador ADSP-BF533.

Esta tarjeta posee un procesador basado en la familia BLACKFIN de Analog Devices, por lo

cual tiene tres modos de operación.

Modo Usuario.

Modo Supervisor.

Modo Emulación.

El modo usuario es el que normalmente se utiliza para aplicaciones y programas. El modo

supervisor y modo emulación, dan acceso sin restricciones al núcleo del procesador. Estos dosmodos se reservan para el código de un sistema operativo (código del KERNEL).

Este procesador posee un controlador de eventos, este controlador le indica el modo de

operación en el cual se encuentra en un momento dado, por ejemplo si existe una interrupción,

una excepción, una interrupción no enmascarable, o simplemente no se está atendiendo ningún

evento, el procesador entra en modo usuario.

Además de los eventos que causan que el procesador entre a un modo de operación

específico, hay dos estados en los cuales no hay ningún tipo de procesamiento; entre ellos están:

el estado de reseteo y el estado de inactividad o IDLE.

Para obtener mayor referencia de los modos de operación y estados de inactividad,

consulte el capítulo 3 del documento “ ADSP-BF533 Blackfin Processor Hardware Reference”.

Tipos de Reseteo.

El procesador del ADSP-BF533 tiene cinco formas de resetear el núcleo del procesador:

1.

Reseteo mediante hardware. Este reseteo tiene el propósito de reiniciar el núcleo del

procesador y los demás periféricos, así como el controlador dinámico de manejo de poder

(DCPM)

2.

Reseteo del software del sistema. Este tipo de reseteo no afecta al núcleo, tampoco seinicia la secuencia de arranque; sino más bien solo resetea los periféricos y la mayoría de

los DPMC.

3. Reseteo por temporizador “watchdog”. Programando el temporizador causa un reseteo

tanto para el núcleo y los DPCM, se puede leer el registro SWRST, para conocer si fue

realmente el temporizador “watchdog”, el que ha causado el reseteo en el núcleo.

4. Reseteo por doble falla del núcleo. Este reseteo causa que el núcleo y los periféricos se

reinicien debido a que el núcleo del procesador ha entrado en un estado de doble error,


13/20


Página

13

en este caso también el registro de reseteo por software (SWRST) puede ser leído para

determinar si el reseteo ha sido debido a una doble falla en el nucleo.

5.

Reseteo por software del núcleo. En este caso solo se resetea el núcleo del procesador, los

periféricos se mantienen en el estado en el que se encuentran en ese momento.

Para obtener mayor referencia de los tipos de reseteo, consulte el capítulo 3 deldocumento “ ADSP-BF533 Blackfin Processor Hardware Reference”.

Métodos de Arranque en el procesador Blackfin del ADSP-BF533.

Esta tarjeta contiene en su procesador, un kernel el cual configura un periférico específico

para que el núcleo del procesador arranque. Este arranque está controlado por los pines

BMODE[0:1], los cuales están en el registro de configuración de reseteo del sistema (SYSCR) y se

pueden configurar mediante el bit 1 y 2 del registro.

Existen 4 métodos para el arranque, los cuales se detallan a continuación, con las posibles

combinaciones que pueden tomar estos bits del registro:

00: En este modo el arranque se ejecuta desde la memoria externa de 16 bits.

01: El arranque es efectuado desde la memoria flash externa de 8 o 16 bits.

10: El ADSP-BF533 trabaja como un dispositivo esclavo SPI, y una

microcomputadora o bien otro procesador es usado como anfitrión para arrancar el

procesador del ADSP-BF533.

11: Usa la EPROM serial SPI para cargar y configurar el código de arranque al

procesador.

Para obtener mayor referencia de los métodos de arranque, consulte el capítulo 3 del

documento “ ADSP-BF533 Blackfin Processor Hardware Reference”.

Administración dinámica de potencia del ADSP-BF533.

La funcionalidad en cuanto a la administración de potencia que el procesador Blackfin de

esta tarjeta puede ofrecer es:

Control de voltaje.

Controlador de administración dinámico de potencia.

El control de voltaje, esta basado en el consumo de potencia de la tarjeta de acuerdo a lo

que requiera alguna aplicación en particular.

El controlador de administración dinámico de potencia, también es conocido como DPMC,

posee cuatro modos de operación, entre ellos están: modo FULL ON, modo Active, modo Sleep y

modo Deep Sleep.


14/20


15/20


Página

15

8.

Ejecución 1 (EX1). Esta etapa lee los datos desde el bus LD0 y LD1, y postertiormente

multiplica y ejecuta las instrucciones de video.

9.

Ejecución 2 (EX2). Ejecuta y Completa las instrucciones tales como: desplazamiento,

sumas,etc.

10.

Escritura (WB). El resultado en los archivos del registro, bus SD y luego actualiza los

punteros.

En el ADSP-BF533, el secuenciador de programa es el encargado de determinar la

dirección siguiente de la instrucción, examinando la actual dirección en ejecución y también

examinando el estado actual del procesador.

Para mayor información sobre el método pipeline, consulte el capitulo 4 “Program

Secuencer ”, del documento "Blackfin Processor Hardware Reference "

Arquitectura LOAD/STORE.

El control de datos, es decir la entrada y salida se realiza mediante el banco de registros depropósito general R0 a R7. Esta arquitectura es conocida por la forma en que los operandos de las

instrucciones y los resultados están representados por los registros del procesador central.

Estos operandos, son leídos antes de la ejecución, desde la memoria a los registros del

núcleo (load, buses LD0 y LD1), y los resultados son almacenados por medio de operaciones de

movimiento específicos como: store, bus SD.

Las operaciones de memoria como cargar y almacenar están separadas de las funciones

aritméticas, que usan como destino a las operaciones de memoria. Separando las operaciones de

carga de sus funciones aritméticas permite a los usuarios de estos DSP´s colocar instrucciones no

relacionadas entre la carga y sus instrucciones dependientes.

Para obtener mayor referencia de la arquitectura LOAD/STORE, consulte el capítulo 6 del

documento “ ADSP-BF533 Blackfin Processor Hardware Reference”.

Set de Instrucciones.

La arquitectura del procesador Blackfin del ADSP-BF533, está diseñada de forma tal que su

sintaxis brinda facilidad de codificar y de leer los programas, posee una representación

fraccionaria de punto fijo, y también incluye métodos de redondeo y saturación que a

continuación se explican detalladamente.

Las convenciones de la sintaxis de la arquitectura Blackfin son:

La entrada del ensamblador es libre, las instrucciones pueden ser puestas en cualquier

lugar del código.

Se puede tener varias instrucciones por línea, no es necesario una instrucción corrida, para

ello es necesario incluir el punto y coma (;) para finalizarla.

El ensamblador no distingue entre mayúsculas y minúsculas a la hora de codificar.


16/20


Página

16

Para comentar el código se puede utilizar el /*, */ del lenguaje C, como el // de C++

Para la representación fraccionaria, el procesador del ADSP-BF533 al poseer una Unidad

de Punto Fijo, es llamado a menudo máquina de Punto Fijo por ser de 16 bits.

La ventaja del procesador, al ser de punto fijo, es el bajo consumo de energía, una mayorrapidez de procesado y por supuesto el costo para adquirirlos es mucho menor que un procesador

de punto flotante.

Vía software es posible hacer que un procesador de punto fijo emule las operaciones de

los procesadores de punto flotante, pues se sabe que estos procesadores ofrecen mayor precisión

en los cálculos.

Formato

# de

bits

enteros

# de bits

fraccionarios

Valor Máximo Positiva

(0x7FFF) en Decimal

Valor Max.

Neg. (0x8000)

en Decimal

Valor de 1 LSB

(0x0001) en decimal

1.15 1 15 0.999969482421875 -1.0 0.000030517578125

2.14 2 14 1.999938964843750 -2.0 0.000061035156250

3.13 3 13 3.999877929687500 -4.0 0.000122070312500

4.12 4 12 7.999755859375000 -8.0 0.000244140625000

5.11 5 11 15.999511718750000 -16.0 0.000488281250000

6.1 6 10 31.999023437500000 -32.0 0.000976562500000

7.9 7 9 63.998046875000000 -64.0 0.001953125000000

8.8 8 8 127.996093750000000 -128.0 0.003906250000000

9.7 9 7 255.992187500000000 -256.0 0.007812500000000

10.6 10 6 511.984375000000000 -512.0 0.01562500000000011.5 11 5 1023.968750000000000 -1024.0 0.031250000000000

12.4 12 4 2047.937500000000000 -2048.0 0.062500000000000

13.3 13 3 4095.875000000000000 -4096.0 0.125000000000000

14.2 14 2 8191.750000000000000 -8192.0 0.250000000000000

15.1 15 1 16383.500000000000000 -16384.0 0.500000000000000

16 16 0 32767.000000000000000 -32768.0 1.000000000000000Tabla 1. Representación Fraccionaria en el ADSP-BF533.

Los métodos de redondeo, hace que se vea reducida la precisión de un número, esto

debido a que se remueve el rango de bits menos significativos. Existen dos tipos de redondeo: el

polarizado y no polarizado.

El polarizado, es aquel que siempre incrementa la cantidad, es decir redondea el número

al valor más cercano mayor al original. En tanto, el no polarizado, es aquel que redondea al valor

par más cercano, con lo que puede aumentar o disminuir el número.

Cabe señalar que los números enteros no necesitan redondeo, ya que los resultados de las

operaciones en que están involucrados son siempre números exactos.


17/20


Página

17

La saturación, mantiene dentro el rango de valores, los resultados que el registro de

destino puede soportar. Cuando este resultado, excede la capacidad de este registro (destino), el

valor que se escribe es el mayor que este registro puede soportar con el signo del valor original.

Un resultado que ocasiona desbordamiento por un valor positivo, en vez de guardarlo

como negativo, lo guarda como el máximo valor positivo.

Como contraparte, si el resultado es negativo y provoca el desbordamiento, en vez de

guardarlo como positivo lo almacena como el mínimo negativo.

La saturación se aplica mediante las opciones (S) y (NS), que son agregadas como sufijo a

cualquiera de las operaciones de la ALU o el multiplicador. (S) significa que se satura el resultado y

(NS) significa que no se satura el resultado, pero indica que hay un desbordamiento.

Para obtener mayor referencia del set de instrucciones, consulte el documento “ ADSP-

BF533 Blackfin Processor Programming Reference”.


18/20


Página

18

Capitulo III.

Descripción de Prácticas Básicas.

Uno de los objetivos de este documento, es el dar a conocer de una forma práctica, las

configuraciones de los elementos necesarios para la implementación de proyectos, en donde se

pueda realizar procesamiento de la señal tanto de audio como de video.

En total son cinco prácticas básicas, las cuales son:

1.

Creación, Compilación y Depuración de Proyectos en VisualDSP++ 5.0.

2.

Manejo de Archivos de Memoria y Datos.

3.

Control de Pulsadores, LED’s, Timers e Interrupciones.

4.

Interfaz de Audio.

5.

Interfaz de Video.

En la practica #1, se detallara los pasos a seguir para crear una sesión, crear un proyecto,

compilar ese proyecto y la forma de depuración de este. El objetivo principal es que el estudiante

conozca las funciones básicas del software VisualDSP++ 5.0, el cual es el entorno de desarrollo de

la tarjeta.

En la práctica #2, se mencionan de una forma breve los modos de direccionamiento que se

pueden realizar en el código de programación. Además se mostrara los pasos necesarios para

guardar y extraer datos a la memoria desde el código de programación o desde un archivo

externo.

En la practica #3, se presenta las configuraciones que se deben de realizar para manipular

los pulsadores y LED’s de propósito general, de igual manera se proveerán los pasos para declarar

una interrupción y el uso de los timers mediante los registros de control y habilitación.

En la práctica #4, se pasar a trabajar con la interfaz de audio. Mediante un ejemplo donde

se habilitara la entrada y salida de audio en tiempo real. Esta práctica es esencial si se desea

trabajar en el procesamiento de este tipo de señal.

Y por ultimo en la practica #5, se mostrara un ejemplo donde se utiliza la interfaz de video,

en este ejemplo se hace una captura de pantalla de la entrada y se guarda en un segmento dememoria (preestablecido en el código), para posteriormente, mediante el VisualDSP++ extraer esa

imagen. Esta practica también es básica sí se desea trabajar en el procesamiento de video.


19/20


Página

19

Conclusiones.

Luego de haber realizado este documento podemos concluir que:

Como resultado de la recopilación bibliográfica y documental realizada y presentada en

capítulos anteriores, se logra visualizar en una forma general a cada uno de los

componentes (Hardware y Software) de la tarjeta. Ejemplos como la jerarquía de las

memorias, las MAC de 16 bits, el manejo del consumo de energía por medio de ajustar la

frecuencia y voltaje del núcleo, y la optimización de las instrucciones, hacen a la tarjeta

ADSP-BF533 una buena opción para el tratamiento de señales analógicas en entornos

donde se desee un alto grado de eficiencia.

El modelo ADSP-BF533 tiene un poco mas de diez años de estar en el mercado, y en el

transcurso de ese tiempo, Analog Devices, ha seguido desarrollando diferentes modelos oseries de procesadores para las tarjetas DSP. Uno de los modelos que se encuentran con

más frecuencia es el ADSP-BF561, que es una serie que cuenta con doble núcleo. Al

comparar el hardware, se logra apreciar diferencias notables entre las que podemos

mencionar el doble de los elementos del núcleo (Unidad Aritmética, Unidad de

Direccionamiento y Unidad de Control) y tamaño de memoria interna, pero contiene una

estructura básica al igual que las otras series. Esta característica de las familias de

procesadores Blackfin le permite a la tarjeta ADSP-BF533 ser un instrumento idóneo para

empezar a desarrollar proyectos sobre estos procesadores y tarjetas DSP de Analog

Devices.

Al desarrollar las practicas y revisar los ejemplos proporcionados por Analog Devices Inc.

Se concluye que es necesario el conocimiento de los diferentes registros, dado a que es el

mecanismo que el sistema utiliza para la configuración de sus elementos.


20/20

desripcion de hardware y software blackfin 533

Documents