TEORI PENUNJANGSemua rangkaian logika yang telah diuraikan di bagian depan adalah rangkaian logika kombinasi yang keadaan keluarannya setiap saat hanya ditentukan oleh kombinasi masukan yang diberikan pada saat itu. Setiap sistem digital akan mempunyai bagian yang merupakan rangkaian kombinasi. Disamping itu, dalam sistem digital juga, pada umumnya, dipergunakan bagian rangkaian yang dapat mengingat keadaan keluarannya sebelumnya dan keluarannya untuk suatu kombinasi masukan tertentu juga tergantung atas keadaan keluarannya sebelum masukan itu dikenakan. Bagian rangkaian demikian disebut sebagai rangkaian berurut (sequential). Rangkaian logika berurut juga pada umumnya memakai rangkaian logika kombinasi, setidak-tidaknya pada rangkaian masukannya. Rangkaian logika berurut dibedakan atas dua jenis, yaitu serempak dan tak-serempak (asynchronous). Dalam rangkaian serempak, perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan saja. Walaupun masukan berubah diantara selang waktu yang ditentukan itu, keluaran daripada rangkaian itu tidak akan berubah. Berbeda dari rangkaian yang serempak, keluaran dari pada rangkaian tak-serempak berubah menurut perubahan masukannya dan keluaran itu dapat berubah setiap saat masukan berubah. Umumnya rangkaian tak-serempak ini memakai unsur tundaan waktu pada lintasan umpan baliknya. Tundaan waktu ini biasanya diperoleh dari gerbang-gerbang pada lintasan itu. Adanya tundaan waktu itu kadang-kadang membuat rangkaiannya tidak stabil dan rangkaian mungkin mengalami kondisi berpacu (race condition) dimana satu perubahan masukan menyebabkan lebih dari satu perubahan keluaran. Karena kesulitan ini, dan juga karena pemakaiannya tidaklah seluas pemakaian rangkaian serempak, maka rangkaian tak-serempak tidak dibahas dalam buku ini dan di-cadangkan sebagai materi untuk pembahasan rangkaian logika lanjutan. Unsur pengingat (memory) yang paling umum dipakai pada rangkaian berurut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit (binary digit) informasi, baik dalam bentuk sebenarnya maupun bentuk komplemennya. Jadi, flip-flop, pada umumnya mempunyai dua keluaran, yang satu merupakan komplemen dari yang lainnya. Tergantung atas cara bagaimana informasi disimpan ke dalamnya, flip-flop dibedakan atas beberapa jenis, RS, JK, D dan T. Dalam bab ini akan diuraikan jenis-jenis ini satu demi satu. Rangkaian Logika terbagi menjadi dua kelompok yaitu rangkaian logika kombinasional dan rangkaian sekuensial. Rangkaian logika kombinasional adalah rangkaian yang kondisi keluarannya (output) dipengaruhi oleh kondisi masukan (input). Rangkaian logika sekuensial adalah rangkaian logika yang kondisi keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya atau dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu. Ciri rangkaian logika sekuensial yang utama adalah adanya jalur umpan balik (feedback) di dalam rangkaiannya. Rangkaian yang termasuk rangkaian logika kombinasional yaitu Dekoder, Enkoder, Multiplekser, Demultiplekser. Pada rangkaian-rangkaian itu terlihat bahwa kondisi keluaran hanya dipengaruhi oleh kondisi masukan pada saat itu. Adapun contoh rangkaian yang termasuk rangkaian sekuensial yaitu flip-flop, counter, dan register. Flip-flop adalah rangkaian utama dalam logika sekuensial. Counter, register serta rangkaian sekuensial lain disusun dengan menggunakan flip-flop sebagai komponen utama. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan. Rangkaian Flip Flop adalah rangkaian bistabil yang dapat menghasilkan kondisi logika 0 dan 1 pada keluarannya. Kapasitas dari rangkaian flip flop adalah 1 bit. Selama salah satu dayanya

masih terpasang maka memorinya akan bertahan.Dalam penggunaannya memori yang terkandung dalam flip-flop dapat diubah dengan memberikan clock pada masukannya. Rangkaian Flip Flop tersusun dari rangkaian dasar yang berupa latch yaitu latch RS. Latch jenis ini dapat dibentuk dari gerbang NAND dan gerbang NOR.Tidak seperti fungsi gerbang logika dasar dan kombinasi lainnya, keluaran suatu flip-flop sering tergantung pada keadaan sebelumnya. Kondisi tersebut dapat pula menyebabkan keluaran tidak berubah atau dengan kata lain terjadi kondisi memory. Oleh sebab itu flip-flop dipergunakan sebagai elemen memory.Sebuah flip flop RS umumnya dapat di bangun dari rangkaian dua buah gerbang AND yang saling dihubungkan silang. Tipe yang sangat penting dalam flip flop adalah master slave flip-flop atau disebut juga dua memory yang pada dasarnya dibangun dari dua flip-flop yang terhubung secara seri. FLIP-FLOP merupakan suatu rangkaian yang terdiri dari dua elemen aktif (Transistor) yang kerjanya saling bergantian. Fungsinya adalah sebagai berikut: 1.Menyimpan bilangan biner 2. Mencacah pulsa 3. Menyerampakkan/men-sinkronkan rangkaian aritmatika. Misalnya: Beberapa full yang dapat dikendalikan FLIP-FLOP bersifat bistable : dua kondisi yang stabil 0 atau 1. Kondisi ini akan tetap stabil tidak akan berubah jika tidak ada pemicu (input) yang masuk. Jadi, Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial Rangkaian Sequensial dan Flip-flop: 1. Perbedaan dari rangkaian kombinasional dan sekuensial yaitu Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean. Sedangkan Rangkaian sekuensial merupakan rangkaian logika yang keadaan outputnya tergantung pada keadaan input-inputnya juga tergantung pada keadaan output sebelumnya. Rangkaian ini juga didefenisikan sebagai rangkaian logika yang outputnya tergantung waktu. 2. Perbedaan dari : Truth table, state table, characteristic table, exitation table serta perbedaan dari Boolean equation, state equation, characteristic equation, flip-flop input equation. Bagian A : a) Turth Table merupakan suatu tabel yang menyajikan beragam kombinasi inputan dari suatu fungsi beserta output yang dihasilkan, dalam penyajianya biasa terdapat potongan-potongan fungsi jika fungsi yang ingin disajian tersebut panjang. b) State Table merupakan tabel yang menyajikan satu-persatu input, output, dan susunan flip-flop yang ada. c) Characteristic Table merupakan defenisi dari sifat-sifat logika dari sebuah rangkaian flip-flop dengan menjelaskan operasinya yang disajikan dalam bentuk tabel.d) Exitation Tabel merupakan tabel yang digunakan untuk menunjukkan input yang digunakan untuk perubahan state awalan. Bagian B •) Boolean Equation berfungsi untuk mendefenisikan suatu fungsi dalam rangkaian menggunakan bilangan biner yang terdiri angka 0 dan 1 serta symbol operasi logika. •) State Equation berfungsi untuk menetapkan suatu fungsi dari state lanjutan sebagai sebuah fungsi dari state awalan sebagai fungsi dari state awal dan input. •) Characteristic Equation berfungsi untuk menjelaskan sifat-sifat logika dari sebuah rangkaian flip-flop (seperti pada Characteristic Table) dalam bentuk aljabar. •) Flip-flop Input Equation merupakan bagian dari rangkaian yang menghasilkan input untuk ragkaian flip-flop secara aljabar, menggunakan kumpulan fungsi boolean. 3. Penjelasan dari bebereapa flip flop : •) D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop S-R. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop

inputan R terlebi dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R, dengan demikian hanya akan terdapat dua keadaan S dan R yairu S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi •) Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave. Master D hanya akan mendeskripsikan diktat yang outputnya hanya dapt diganti selama ujung negatif jam.•) JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk megantisipasi keadaan terlarang pada flip-flop S-R. •) T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Jenis-jenis FLIP-FLOP: 1) RS Flip-flop (Set-Reset Flip-Flop)FLIP-FLOP RS merupakan rangkaian dasar untuk menyusun berbagai jenis Flip-Flop yang lainnya FLIP-FLOP SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR. 2) RS FLIP-FLOP dengan clock merupakan pengembangan dari RS FLIP-FLOP dengan menambahkan dua gerbang NAND pada RS FLIP-FLOP dari gerbang Nand dan gerbang AND pada RS FLIP-FLOP dari Gerbang NOR yang bertujuan untuk memasukan pemicu yang disebut dengan sinyal Clock untuk mengubah nilai yang ada. 3) D Flip-Flop memiliki 1 input yang disebut D (Data) serta 2 output yang disebut Q dan Q. Pada dasarnya D lip-flop diperoleh dari SR flip-flop yang salah satu inputnya didapat dengan mengkomplemenkan input yang lain yaitu menambahkan satu gerbang NOT pada masukan.Prinsip kerja dari D Flip-flop adalah berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang sama pada output Q. D Flip-Flop diaplikasikan pada rangkaian-rangkaian yang memerlukan penyimpanan data sementara sebelum diprosesberikutnya. Salah satu contoh IC D Flip-flop adalah 74LS75, yang mempunya input Asinkron. 4) Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave. Master D hanya akan mendeskripsikan diktat yang outputnya hanya dapt diganti selama ujung negatif jam. 5) J-K Flip-Flop, Kelemahan dari flip-flop SR adalah munculnya output yang tidak dapat didefinisikan ketika input S dan R tinggi untuk jenis NOR dan rendah untuk jenis AND. Untuk menanggulangi keadaan tersebut, maka dikembangkan menjadi flip-flop JK yang dibangun utnuk mengantisipasi keadaan terlarang pada SR flip-flop. Master Slave Jk Flip Flop, Sebuah master slave JK Flip Flop di bentuk dari dua buah SR Flip Flop, dimana operasi dari kedua SR Flip Flop tersebut dilakukan secara bergantian, dengan memberi input Clock yang berlawanan pada ke dua SR Flip Flop tersebut. Prinsip dasar dari Master Slave JK adalah: jika Clock diberi input “1”, gerbang AND 1 dan 2 akan aktif, SR Flip Flop ke 1 akan menerima data yang di masukkan melalui input Jdan K, semantara gerbang AND 3 dan 4 tidak aktif, sehingga SR Flip Flop ke 2 tidak ada respon. Sebaliknya jika Clock dari input 0, gerbang 3 dan 4 aktif, slave akan mengeluarkan output di Q dan Q’, sementara master tidak merespon input, karena gerbang AND 1 dan 2 tidak aktif. Ada beberapa macam flip-flop yang akan dibahas, yaitu flip-flop R-S, flip-flop J-K, dan flip-flop D. Sebagai tambahan akan dibahas pula masalah pemicuan yang akan mengaktifkan kerja flip-flop. Hubungan input-output ideal yang dapat terjadi pada flip-flop adalah: A. Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika positif (1) saat dipicu, apapun kondisi sebelumnya. B. Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika negatif (0) saat dipicu, apapun kondisi sebelumnya. C. Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari kondisi

sebelumnya saat dipicu. D. Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu. Secara ideal berdasar perancangan kondisi keluaran Q’ selalu berkebalikan dari kondisi keluaran Q. Pemicuan Flip-Flop. Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi. Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu : A. Tepi naik yaitu saat perubahan sinyal clock dari logika rendah (0) ke logika tinggi. B. Tepi turun yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0). C. Logika tinggi yaitu saat sinyal clock berada dalam logika 1. D. Logika rendah : yaitu saat sinyal clock berada dalam logika 0. Setiap sistem digital akan mempunyai bagian yang merupakan rangkaian kombinasi. Disamping itu, dalam sistem digital  juga, pada umumnya, dipergunakan bagian rangkaian yang dapat mengingat  keadaan keluarannya  sebelumnya dan keluarannya untuk suatu kombinasi masukan  tertentu juga  tergantung atas keadaan keluarannya sebelum masukan  itu dikenakan. Bagian rangkaian  demikian  disebut  sebagai  rangkaian berurut  (sequential). Rangkaian  logika berurut juga pada umumnya  memakai rangkaian logika kombinasi, setidak-tidaknya pada rangkaian masukannya. Rangkaian  logika berurut dibedakan atas dua jenis, yaitu serempak (synchronous)  dan tak-serempak (asynchronous).Dalam rangkaian serempak, perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan  saja. Walaupun masukan berubah diantara selang waktu yang  ditentukan  itu, keluaran  daripada rangkaian itu tidak akan berubah. Berbeda dari rangkaian yang serempak, keluaran dari pada  rangkaian tak-serempak berubah menurut perubahan masukannya  dan  keluaran itu dapat  berubah setiap saat masukan berubah. Unsur pengingat (memory) yang paling umum dipakai pada rangkaian ber-urut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit (binary digit)  informasi, baik dalam bentuk  sebenarnya maupun bentuk komplemennya. Jadi,  flip-flop,  pada  umumnya mempunyai  dua  keluaran,  yang  satu merupakan komplemen  dari  yang  lainnya.  Tergantung  atas  cara  bagaimana  informasi  di-simpan ke dalamnya,  flip-flop dibedakan atas beberapa  jenis yaitu SR,  JK, D dan T. Flip-flop. Multivibrator adalah suatu rangkaian regeneratif dengan dua buah piranti aktif, yang dirancang sedemikian sehingga salah satu piranti bersifat menghantar pada saat piranti lain terpancing. Multivibrator dapat menyimpan bilangan biner, mencacah pulsa, menyerempakkan operasi-operasi aritmatika, serta melaksanakan fungsi-fungsi pokok lainnya dalam sistem digital. Ada tiga jenis multivibrator,yaitu : astabil, monostabil, dan bistabil. Nama lain dari multivibrator bistabil adalah  Flip-Flop, yaitu multivibrator yang keluarannya adalah suatu tegangan rendah atau tinggi, 0 atau 1. Keluaran ini tetap rendah atau tinggi; untuk mengubahnya, harus didrive oleh suatu masukan yang disebut  pemicu (triger). Sampai datangnya pemicu, tegangan keluaran tetap rendah atau tinggi untuk selang waktu yang tak terbatas. Flip-flop merupakan suatu memori dengan kapasitas 1 bit. Selama catu daya-nya terpasang maka memorinya akan bertahan. Dalam penerapannya, memori yang terkandung dalam flip-flop dapat diubah dengan memberikan clock pada masukannya. Jenis-jenis Flip-Flop antara lain : S, R, JK dan D. Flip-Flop JK mempunyai masukan “J” dan “K”. Flip-Flop ini “dipicu” oleh suatu pinggiran pulsa clock positif atau negatif. Flip-Flop JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. Flip-Flop JK dibangun dari rangkaian dasar Flip-Flop SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock. Pada FF JK

ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang dicacah, dan masukan J serta K adalah masukan yang mengendalikan FF itu. Cara kerja dari FF-JK adalah sebagai berikut : A. Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya. B. Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah). C. Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi). D. Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba. JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K danClock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473yang mempunyai 2 buah JK flip-flop.JK- Flip-Flop adalah rangkaian yang hampir sama dengan rangkaian SR, kan tetapi terdapat pengecualian, kalau ada 2 buah input yang tinggi pada saat yang berlawanan maka output JK- Flip Flop akan melakukan toogle (membalikkan kedudukan outputnya). Jadi tidak akan ada hasil yang tidak terdefinisi. Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang seperti yang telah dijelaskan di atas, yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle. Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang lain semua sama dengan flip-flop R-S. Terdapat dua tipe dasar dari penggunaan bentuk pendetakan ketika menerapkan sebuah rangkaian JK Flip-Flop : A. Pendetakan Pinggir: Memindahkan data masukan ke keluaran pada sebuah clock transisi sebelumnya. B. Pendetakan Master-Slave : Data masukan dicontohkan ketika masukan clock adalah tinggi dan dipindahkan ke keluaran pada tepi yang terikut dari clock. Ketika memakai tipe pendetakan ini, data masukan seharusnya tidak berubah sehingga perioda pada waktu clock adalah tinggi. Flip-Flop merupakan suatu rangkaian yang terdiri dari dua elemen aktif (Transistor) yang kerjanya saling bergantian. Fungsinya adalah sebagai berikut: 1.Menyimpan bilangan biner 2. Mencacah pulsa 3. Menyerampakkan/men-sinkronkan rangkaian aritmatika. Misalnya: Beberapa full yang dapat dikendalikan Flip-Flop bersifat bistable : dua kondisi yang stabil 0 atau 1. Kondisi ini akan tetap stabil tidak akan berubah jika tidak ada pemicu (input) yang masuk. Jadi, Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. SR Flip-Flop di atas bekerja secara asinkron. Nilai S dan R dapat berubah kapan saja dan dalam tempo yang tidak bersasmaan. Detak (clock) ditambahkan pada sisi masukan untuk menjaga sinyal agar bekerja dalam tenggang tempo yang bersamaan. Kendali ini membantu flip-flop lebih stabil. Detak ditambahkan sebelum sinyal S dan R masuk ke dalam rangkaian flip-Flop. Masing-masing sinyal masukan di NAND-kan dengan detak. Pada saat detak bernilai 0, tidak ada perubahan sinyal yang masuk ke dalam flip-flop. Sebaliknya, jika detak bernilai 1 maka kondisi keluaran flip-flop, Q, akan menyesuaikan dengan kondisi masukan S dan R, berdasar aturan dalam tabel kebenaran. SR Flip-Flop yang disempurnakan memiliki

3 sinyal masukan dan 2 jalur keluaran. Pemicu Tepi Aktif atau tidaknya suatu flip-flop dikendalikan oleh detak CK yang masuk. Jika detak bernilai 1 maka flip-flop aktif. Kapankah perubahan detak (Clock, CK) adalah dari pulsa yang senantiasa berubah nilainya dari 0 ke 1 atau sebaliknya. Detak memiliki frekuensi. Perubahan detak inilah yang dijadikan pemicu bagi komponen flip-flop untuk berubah. Pada saat terjadi perubahan detak dari 0 ke 1 maka gerbang-gerbang akan aktif dan nilai D akan masuk ke dalam flip-flop. Perubahan flip-flop yang dipicu oleh perubahan tegangan detak dari 1 ke 0 disebut pemicuan tepi (edge triggering), karena flip-flop bereaksi pada saat detak berubah keadaan. Pemicuan terjadi pada awal pulsa naik. Proses itu disebut pemicuan tepi positif. Perubahan keadaan terjadi pada saat pulsa naik.