contenidos: introducción. procesos de fabricación. sala blanca litografía implantación y...
TRANSCRIPT
![Page 1: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/1.jpg)
Contenidos:
Introducción.
Procesos de fabricación.
• Sala Blanca• Litografía• Implantación y recocido• Depósito de capas - CVD
Modelado de procesos y dispositivos.
• Suprem: Fabricación de un Mosfet• Pisces II: Características de un MOSFET
![Page 2: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/2.jpg)
![Page 3: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/3.jpg)
“Generaciones” de MOSFETs
Tecnología de 90nmLong. Puerta = 70 nmEn producción en 2002
Long. Puerta = 9 nmFase de investigación
Tecnología de 45 nmIntel Penryn o Nehalem (2007-
08)Long. Puerta = 30 nm
30 nm
Tecnología de 65nmLong. Puerta ≈ 42 nmEn producción en 2005
N1H1: virus de la gripe A
80 -120nm de diámetro
Fabricación de un transistor MOSFET
![Page 4: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/4.jpg)
• Control estricto de la contaminación.
Un pequeño número de partículas contaminantes puede reducir drásticamente el rendimiento del proceso de fabricación.
Salas blancas
• Salas blancas clase 1:
En un volumen de 1 m3 hay 35 partículas (máximo) de tamaño mayor que 0,5 µm.
Ambiente ordinario: ~ 1.000.000 partículas
¿Evolución o revolución?
![Page 5: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/5.jpg)
Cómo dibujar a escala microscópica: Litografía óptica
Procesos tecnológicos de fabricación
• Iluminación: luz ultravioleta profunda (DUV)Longitud de onda = 248 nm, 193 nm, 154 nm....
Fuente de luz
Máscara con el patrón del circuito
Lente 5:1
Imagen sobre la oblea
• Efectos de difracción: longitud de onda comparable a las dimensiones de los dispositivos
La Tecnología Microelectrónica paso a paso
![Page 6: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/6.jpg)
P-Well
USGSTI
Polysilicon
Photoresist
P-Well
USGSTI
Polysilicon
Photoresist
Gate Mask Gate Mask
P-Well
USGSTI
Polysilicon
Photoresist
P-Well
USGSTI
Polysilicon
PR
P-Well
USGSTI
Polysilicon
PR
P-Well
USGSTI
Polysilicon
Depósito de la fotoresina
LITOGRAFÍA ÓPTICA
Alineamiento de la máscara Iluminación a través de la máscara
Revelado de la fotoresina Grabado del polisilicio Eliminación de la fotoresina
![Page 7: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/7.jpg)
Silicio tipo P y tipo N: Implantación Iónica y Recocido
Procesos tecnológicos de fabricación
• Implantación iónica: Bombardeo con iones energéticosA mayor energía, mayor profundidad
• Formación de regiones P y N localizadas mediante máscaras
• Recocido para restaurar el orden cristalino y activar eléctricamente los dopantes
Substrato ( Si tipo P)
Zona tipo N
Máscara
(SiO2)
Iones de fósforo
La Tecnología Microelectrónica paso a paso
![Page 8: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/8.jpg)
Capas aislantes y conductoras:
Procesos tecnológicos de fabricación
•Oxidación
•Depósito
Óxido de puertaÓxido de aislamiento
Puerta de polisilicio Capas de óxido o nitruro para
proteger el circuito Metalización multinivel
La Tecnología Microelectrónica paso a paso
Aislante 1
Aislante 2
Aislante 3
Capa depasivación
Metal 1
Metal 2
Metal3
Dispositivos en la oblea
![Page 9: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/9.jpg)
CVD Reactor
Substrate
Continuous film
8) By-product removal
1) Mass transport of reactants
By-products 2) Film precursor
reactions
3) Diffusion of gas molecules
4) Adsorption of precursors
5) Precursor diffusion into substrate 6) Surface reactions
7) Desorption of byproducts
Exhaust
Gas delivery
SiH4(gas) + H2(gas) +SiH2(gas) 2H2(gas) + PolySilicon (solid)
Ejemplo de depósito mediante CVD: Polisilicio
![Page 10: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/10.jpg)
![Page 11: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/11.jpg)
El modelado y la simulación es uno de los factores clave que reducen el tiempo de desarrollo de los prototipos y el coste de los mismos: con respecto a 2005, la reducción de coste en 2007 ha sido de un 40% (cuando la simulación se ha usado de forma eficiente).
El “arte del modelado”:
•Combina experimentos específicos y teoría para revelar los mecanismos físicos y extraer parámetros
•Debe encontrar el compromiso entre simulación física detallada (costosa en términos de CPU y memoria) y mecanismos físico suficientemente simples.
Son esenciales los métodos de caracterización experimentales para comprobar los resultados.
Para el tratamiento de las nanoestructuras cada vez es más importante la simulación multinivel (ab-initio, atomística, métodos continuos, etc.)
MODELADO Y SIMULACIÓN DE DISPOSITIVOS Y PROCESOS
![Page 12: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/12.jpg)
![Page 13: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/13.jpg)
![Page 14: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/14.jpg)
(cont)
![Page 15: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/15.jpg)
![Page 16: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/16.jpg)
El Programa Suprem-IV.GS es un simulador que emula los procesos de fabricación de dispositivos microelectrónicos, tales como
– difusión térmica: Ley de Fick– implantación iónica: Distribuciones gaussianas, Pearson IV, etc– oxidación térmica: Modelo de Deal y Grove– grabado: geométrico– etc…
Pisces II calcula las distribuciones de portadores de corriente bajo distintos estímulos y las características eléctricas de los dispositivos.
Ambos programas han sido desarrollados en la Universidad de Stanford (California)
SIMULACIÓN DE PROCESOS Y DISPOSITIVOS
MÉTODOS CONTINUOS: SUPREM Y PISCES
![Page 17: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/17.jpg)
Ψ: potencial electrostático
n, p: densidades de electrones y huecos ρΦ
ρF: densidad de carga fija en materiales aislantes
J: densidades de corriente
U: recombinación de electrones y huecos
Φ: Cuasi-niveles de Fermi
E: Campo eléctrico
PISCES IIB: Ecuaciones y modelos físicos
Ec. de Poisson:
Ecs. de Continuidad:
Corrientes eléctricas:
![Page 18: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/18.jpg)
PISCES II discretiza la ecuación de Poisson y las ecuaciones de continuidad de electrones y huecos, dando lugar a un conjunto de ecuaciones algebraicas acopladas y no lineales.
Las soluciones deben obtenerse mediante un método de iteración no lineal partiendo de algún valor inicial.
Para resolver estas ecuaciones en un ordenador, deben ser discretizadas en una malla de simulación:
• las funciones continuas se representan por valores de la función en los nodos de la malla
• los operadores diferenciales son sustituidos por operadores aritméticos.
Así, en vez de trabajar con 3 funciones desconocidas, PISCES IIB trabaja con 3N números reales desconocidos, donde N es el número de nodos de la malla.
Desde el punto de vista del usuario la discretización es completamente automática y no es necesaria intervención alguna.
![Page 19: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/19.jpg)
Ejemplo de celda de simulación
![Page 20: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/20.jpg)
• En la simulación de dispositivos es muy importante definir correctamente la malla.
• El número de nodos de la malla (N) tiene una influencia directa en el tiempo de simulación.
• El número de operaciones aritméticas necesarias para alcanzar una solución es proporcional a Nα donde α normalmente varía entre 1,5 y 2.
• Debido a que las diferentes partes de un dispositivo tienen un comportamiento eléctrico muy distinto, normalmente es necesario definir una malla fina en algunas regiones y una malla menos densa en otras.
• Tanto como se pueda es deseable que las regiones con una malla muy fina no se extiendan a regiones donde es innecesario, con el fin de mantener el tiempo de simulación dentro de unos límites razonables.
![Page 21: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/21.jpg)
SUPREM
Depósito de óxido + Grabado + Implantación de Fósforo
Oxidación de la oblea Oxidación de la oblea – Vista aumentada
Eliminación del óxido
![Page 22: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/22.jpg)
SUPREM: Fabricación de un MOSFET
![Page 23: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/23.jpg)
Distribución de dopado del transistor nMOS.
Distribución de potencial para una polarización de 3 V en drenador y 2 V en puerta.
Distribución del campo eléctrico (en V/cm) en el transistor.
PISCES: SIMULACIÓN ELÉCTRICA DE UN TRANSISTOR MOSFET
![Page 24: Contenidos: Introducción. Procesos de fabricación. Sala Blanca Litografía Implantación y recocido Depósito de capas - CVD Modelado de procesos y dispositivos](https://reader034.vdocuments.site/reader034/viewer/2022042515/5531ecbf55034632578b49ca/html5/thumbnails/24.jpg)
Distribución de corriente (en A/cm) que atraviesa el transistor.
0,0E+00
1,0E-06
2,0E-06
3,0E-06
4,0E-06
5,0E-06
6,0E-06
7,0E-06
8,0E-06
9,0E-06
0,0
0,2
0,4
0,6
0,8
1,0
1,2
1,4
1,6
1,8
2,0
2,2
2,4
2,6
2,8
3,0
Voltaje drenador-fuente (V)
Co
rrie
nte
de
dre
nad
or
(A/u
)
Vg=1 V Vg=0,5 V
Vg=1,5 V
Vg=2 VL=3 micras Vt=0,75 V
Vg=1,25 V
Vg=1,75 V Características Ids-Vds para potenciales de puerta de 0,5/1/1,25/ 1,5/1,75/2 V.
PISCES: SIMULACIÓN ELÉCTRICA DE UN TRANSISTOR MOSFET