codiseño de sistemas digitales
TRANSCRIPT
Guía docente de la asignatura
Codiseño de Sistemas
Digitales
Titulación: Máster en Sistemas Electrónicos e Instrumentación
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 1/12
1. Datos de la asignatura
Nombre Codiseño de Sistemas Digitales
Materia* Codiseño de Sistemas Digitales
Módulo* Común
Código 239101001
Titulación Master en Sistemas Electrónicos e Instrumentación
Plan de estudios 2016
Centro Escuela Técnica Superior de Ingeniería Industrial
Tipo Obligatoria
Periodo lectivo Cuatrimestre 1º Curso 1º
Idioma Español
ECTS 6 Horas / ECTS 30 Carga total de trabajo (horas) 180
* Todos los términos marcados con un asterisco que aparecen en este documento están definidos en Referencias para la actividad docente en la UPCT y Glosario de términos:
http://repositorio.bib.upct.es/dspace/bitstream/10317/3330/1/isbn8469531360.pdf
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 2/12
2. Datos del profesorado
Profesor responsable Javier Garrigós Guerrero
Departamento Electrónica, Tecnología de Computadoras y Proyectos
Área de conocimiento Arquitectura y Tecnología de Computadores
Ubicación del despacho ETSIT, Edificio Antigones, 2ª planta, despacho 9
Teléfono +34 968 326461 Fax
Correo electrónico [email protected]
URL / WEB www.upct.es/detcp
Horario de atención / Tutorías http://www.upct.es/detcp/tutorias/tutorias.htm
Ubicación durante las tutorías Despacho del profesor
Titulación Doctor por la UPCT. Ingeniero Industrial
Vinculación con la UPCT Profesor Titular de Universidad
Año de ingreso en la UPCT 1997
Nº de quinquenios (si procede) 3
Líneas de investigación (si procede) https://www.researchgate.net/profile/Javier_Garrigos
Nº de sexenios (si procede) 2
Experiencia profesional (si procede)
Otros temas de interés
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 3/12
3. Descripción de la asignatura
3.1. Descripción general de la asignatura
El objetivo principal de la asignatura es capacitar al alumno para el desarrollo de sistemas empotrados basados en chips que integran uno o varios cores de microprocesador de propósito general, probablemente también uno o varios microprocesadores de propósito específico, controladores de entrada/salida y otros productos de catálogo, junto con periféricos dedicados de realización propia a modo de coprocesadores o aceleradores por hardware de tareas de cómputo intensivo.
3.2. Aportación de la asignatura al ejercicio profesional
Para un profesional del diseño digital que utiliza herramientas convencionales (lenguajes de descripción hardware, como el VHDL) esta asignatura le introduce en las técnicas de diseño a nivel de sistema, así como en las modernas herramientas de codiseño software/hardware, que el desarrollo de sistemas integrados complejos basados en microprocesador requiere. Con este tipo de arquitecturas multiprocesador heterogéneas, los modernos SoC permiten obtener un grado de paralelización y de prestaciones superior, sin penalizar en exceso otras variables como el coste y el consumo, que frecuentemente limitan el desarrollo de los dispositivos empotrados utilizados en la IoT o IIoT.
3.3. Relación con otras asignaturas del plan de estudios
Para seguir adecuadamente esta asignatura es recomendable que el alumno posea conocimientos básicos de electrónica digital y lenguajes de descripción hardware (HDLs). La asignatura se encuentra íntimamente relacionada con las asignaturas “Linux y Programación en Tiempo Real” y “Diseño Electrónico Orientado a Producto” de la misma titulación.
3.4. Incompatibilidades de la asignatura definidas en el plan de estudios
No definidas
3.5. Recomendaciones para cursar la asignatura
No definidas
3.6. Medidas especiales previstas
Los estudiantes con algún tipo de discapacidad que pueda afectarle en el desarrollo de la asignatura deberán comunicarlo al profesor responsable al comienzo del curso. Los estudiantes que por algún tipo de incompatibilidad justificada no puedan asistir a las sesiones programadas de asistencia obligatoria deben comunicárselo al profesor responsable al comienzo de curso.
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 4/12
4. Competencias y resultados del aprendizaje
4.1. Competencias básicas* del plan de estudios asociadas a la asignatura
No definidas
4.2. Competencias generales del plan de estudios asociadas a la asignatura
G02 - Demostrar conciencia crítica sobre los conocimientos de vanguardia, sobre el carácter multidisciplinar y sobre los temas que se sitúan en la interfaz entre los diferentes campos del ámbito de los sistemas electrónicos y la instrumentación.
G06 - Desarrollar investigación aplicada mediante simulación o en laboratorios o talleres, evaluando críticamente los resultados; investigar la aplicación de tecnologías nuevas y emergentes a la vanguardia dentro del campo de los sistemas electrónicos y la instrumentación
G07 - Emplear herramientas informáticas para la resolución de problemas, el diseño de ingeniería y la investigación.
4.3. Competencias específicas* del plan de estudios asociadas a la asignatura
E05 - Diseñar, analizar y utilizar Sistemas en un Chip, empleando plataformas y herramientas de codiseño estándar
E07 - Implementar algoritmos y métodos numéricos en sistemas digitales adecuándolos al hardware utilizado y a las restricciones temporales
E10 - Diseñar sistemas software/hardware robustos y tolerantes a fallos.
4.4. Competencias transversales del plan de estudios asociadas a la asignatura
No definidas
4.5. Resultados** del aprendizaje de la asignatura
1. Contrastar las tendencias actuales en el desarrollo de SoCs. Distinguir los diferentes compromisos de diseño a nivel de arquitectura y seleccionar los parámetros más adecuados en función de la aplicación.
2. Clasificar las herramientas y metodologías de diseño microelectrónico existentes, así como seleccionar y aplicar la herramienta más adecuada para una aplicación concreta.
3. Aplicar la metodología de diseño HLS. Utilizar una combinación de técnicas de diseño y directivas HLS para que la arquitectura del sistema sintetizado se ajuste a diferentes relaciones coste/prestaciones.
4. Depurar y Evaluar las prestaciones de un sistema digital. 5. Utilizar lenguajes de alto nivel (HLS) y lenguajes de descripción hardware para el
desarrollo de subsistemas (cores IP) digitales para dispositivos programables. 6. Utilizar herramientas de codiseño software/hardware para la implementación de SoCs
sobre dispositivos programables tipo FPGA, integrando microprocesadores y componentes de catálogo junto con subsistemas de diseño propio.
** Véase también la Guía de apoyo para la redacción, puesta en práctica y evaluación de los resultados del aprendizaje, de ANECA:
http://www.aneca.es/content/download/12765/158329/file/learningoutcomes_v02.pdf
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 5/12
5. Contenidos
5.1. Contenidos del plan de estudios asociados a la asignatura
Arquitectura y características de los Sistemas en un Chip. Diseño electrónico a nivel de sistema (ESL) y Síntesis de alto nivel (HLS). Técnicas para la mejora de prestaciones, segmentación, paralelización de grano fino y grueso. Técnicas para la optimización del área, limitación y reutilización de recursos, precisión de tipos y cuellos de botella. Protocolos e interfaces de entrada/salida para comunicaciones onchip. Diseño basado en cores. Diseño de sistemas basados en microprocesador y codiseño software/hardware.
5.2. Programa de teoría (unidades didácticas y temas)
Unidad I. Sistemas en un Chip
T1. Arquitectura y características de los Sistemas en un Chip. T2. Herramientas para Diseño Electrónico a Nivel de Sistema (ESL). T3. Diseño de sistemas basados en microprocesador y codiseño software/hardware. T4. Diseño basado en cores.
Unidad II: Síntesis de Alto Nivel (HLS) T5. Herramientas y lenguajes para diseño HLS. T6. Técnicas para la mejora de prestaciones, segmentación, paralelización de grano fino y grueso. T7. Técnicas para la optimización del área, limitación y reutilización de recursos, precisión de tipos y supresión de cuellos de botella. T8. Protocolos e interfaces de entrada/salida para comunicaciones onchip.
5.3. Programa de prácticas (nombre y descripción de cada práctica)
Práctica 1: Diseño de un SoC básico sobre dispositivos programables. Práctica 2: Integración de periféricos como cores prediseñados. Introducción a los drivers. Práctica 3: Desarrollo e integración de periféricos/coprocesadores de usuario. Desarrollo básico de drivers de dispositivos. Práctica 4: Diseño de cores utilizando herramientas HLS. Paralelización y mejora de prestaciones. Protocolos e interfaces de E/S. Práctica 5: Desarrollo e integración de un SoC completo para una aplicación específica a determinar.
Prevención de riesgos
La Universidad Politécnica de Cartagena considera como uno de sus principios básicos y objetivos
fundamentales la promoción de la mejora continua de las condiciones de trabajo y estudio de toda
la Comunidad Universitaria.
Este compromiso con la prevención y las responsabilidades que se derivan atañe a todos los niveles
que integran la Universidad: órganos de gobierno, equipo de dirección, personal docente e
investigador, personal de administración y servicios y estudiantes.
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 6/12
El Servicio de Prevención de Riesgos Laborales de la UPCT ha elaborado un “Manual de acogida al
estudiante en materia de prevención de riesgos” que puedes encontrar en el Aula Virtual, y en el que
encontraras instrucciones y recomendaciones acerca de cómo actuar de forma correcta, desde el
punto de vista de la prevención (seguridad, ergonomía, etc.), cuando desarrolles cualquier tipo de
actividad en la Universidad. También encontrarás recomendaciones sobre cómo proceder en caso de
emergencia o que se produzca algún incidente.
En especial, cuando realices prácticas docentes en laboratorios, talleres o trabajo de campo, debes
seguir todas las instrucciones del profesorado, que es la persona responsable de tu seguridad y salud
durante su realización. Consúltale todas las dudas que te surjan y no pongas en riesgo tu seguridad
ni la de tus compañeros.
5.4. Programa de teoría en inglés (unidades didácticas y temas)
Unit I. Systems on a Chip Lesson 1. SoC features and architecture. Lesson 2. Tools for Electronic System-Level (ESL) Design. Lesson 3. Design of microprocessor-based systems and software/hardware codesign. Lesson 1. IP core-based design.
Unit II: High Level Synthesis (HLS) Lesson 1. Tools and languages for HLS. Lesson 2. Techniques to improve performance, pipelining, fine and coarse grain parallelization. Lesson 3. Techniques for area optimization, limiting and sharing resources, arbitrary precision types, bottleneck avoidance. Lesson 4. Protocols and Input/output interfaces for onchip communications.
5.5. Objetivos del aprendizaje detallados por unidades didácticas
Unidad I. Sistemas en un Chip
Conocer las tendencias actuales en el desarrollo de SoCs. Distinguir los diferentes compromisos de diseño a nivel de arquitectura y
seleccionar los parámetros más adecuados en función de la aplicación. Clasificar las herramientas y metodologías de diseño microelectrónico existentes,
así como seleccionar y aplicar la herramienta más adecuada para una aplicación concreta.
Utilizar herramientas de codiseño software/hardware para la implementación de SoCs sobre dispositivos programables tipo FPGA, integrando microprocesadores y componentes de catálogo junto con subsistemas de diseño propio.
Unidad II: Síntesis de Alto Nivel (HLS) Aplicar la metodología de diseño HLS. Utilizar una combinación de técnicas de
diseño y directivas HLS para que la arquitectura del sistema sintetizado se ajuste a diferentes relaciones coste/prestaciones.
Depurar y Evaluar las prestaciones de un sistema digital. Utilizar lenguajes de alto nivel (HLS) y lenguajes de descripción hardware para el
desarrollo de subsistemas (cores IP) digitales para dispositivos programables. Utilizar herramientas de codiseño software/hardware para la implementación de
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 7/12
SoCs sobre dispositivos programables tipo FPGA, integrando microprocesadores y componentes de catálogo junto con subsistemas de diseño propio.
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 8/12
6. Metodología docente
6.1. Metodología docente*
Actividad* Técnicas docentes Trabajo del estudiante Horas
Clases magistral de teoría
Se empleará la clase magistral participativa y la exposición de transparencias como método principal de transmisión de los conocimientos y de adquisición de las competencias y capacidades
Presencial: 24
No presencial:
Prácticas de pizarra (ejercicios y/o casos prácticos)
El profesor resolverá, con la participación de los alumnos, ejercicios y problemas prácticos.
Presencial: 6
No presencial:
Estudio personal de teoría
Estudio por parte del alumno de la materia explicada en clase
Presencial:
No presencial: 48
Estudio personal de ejercicios y casos prácticos
Estudio por parte del alumno de los problemas y casos prácticos resueltos en clase
Presencial:
No presencial: 12
Estudio de las prácticas de laboratorio/informática
Estudio por parte del alumno de la documentación proporcionada para la realización de la práctica en laboratorio. Estudio de la práctica realizada en el laboratorio y los resultados obtenidos
Presencial:
No presencial: 20
Laboratorio/aula de informática
El profesor presentará el trabajo a realizar. Posteriormente los alumnos realizarán la práctica, mientras el profesor resuelve las dudas planteadas.
Presencial: 28
No presencial:
Redacción de informes Redacción de informes de prácticas y de trabajos individuales o en grupo
Presencial:
No presencial: 10
Trabajos individuales o en grupo
Realización por parte del alumno de trabajos propuestos por el profesor para comprobar el grado de asimilación de la materia
Presencial:
No presencial: 20
Exposición de trabajos Exposición de trabajos y prácticas de laboratorio ante el profesor
Presencial: 2
No presencial:
Tutorías Opcional. Resolución de cuestiones con el profesor
Presencial: 1
No presencial: 3
Autoevaluación
Realización por parte del alumno de ejercicios y cuestiones similares a los realizados en clase para la preparación de la evaluación
Presencial:
No presencial: 10
180
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 9/12
6.2. Resultados (4.5) / actividades formativas (6.1)
Resultados del aprendizaje (4.5)
Actividades formativas (6.1) 1 2 3 4 5 6
Clases magistral de teoría X X X X
Prácticas de pizarra (ejercicios y/o casos prácticos) X X X
Estudio personal de teoría X X X X
Estudio personal de ejercicios y casos prácticos X X X
Estudio de las prácticas de laboratorio/informática X X X
Laboratorio/aula de informática X X X
Redacción de informes X X X X X X
Trabajos individuales o en grupo X X X X X X
Exposición de trabajos X X X X X X
Tutorías X X X X X X
Autoevaluación X X X X X X
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 10/12
7. Metodología de evaluación
7.1. Metodología de evaluación*
Actividad
Tipo
Sistema y criterios de evaluación*
Peso (%)
Resultados (4.5)
evaluados
Sum
ativ
a*
Form
ativ
a*
Prueba oficial individual X
Examen escrito de N cuestiones cortas sobre los contenidos explicados en teoría y N problemas del mismo tipo de los resueltos en clase
65% 1-5
Evaluación de prácticas, visitas y seminarios a partir de las memorias e informes correspondientes
X X
La asistencia a las prácticas de laboratorio es obligatoria. El alumno deberá entregar un informe con los resultados de cada práctica en los plazos establecidos, según un proceso de evaluación continua. En caso necesario, la evaluación podrá contemplar una prueba oral sobre la práctica
20% 3-6
Exposición y defensa de trabajos individuales y de grupo
X X Prueba oral sobre los trabajos realizados por el alumno: prácticas, ejercicios o problemas propuestos.
15% 1-6
Comentarios adicionales:
- Para aprobar la asignatura será necesario tener un nivel mínimo en cada una de los conceptos en evaluación, que se definirá al comienzo de la asignatura.
Tal como prevé el artículo 5.4 del Reglamento de las pruebas de evaluación de los títulos oficiales de grado y de máster con atribuciones profesionales de la UPCT, el estudiante en el que se den las circunstancias especiales recogidas en el Reglamento, y previa solicitud justificada al Departamento y admitida por este, tendrá derecho a una prueba global de evaluación. Esto no le exime de realizar los trabajos obligatorios que estén recogidos en la guía docente de la asignatura.
7.2. Mecanismos de control y seguimiento (opcional)
No definidas
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:24
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 11/12
8 Bibliografía y recursos
8.1. Bibliografía básica*
Patrick Schaumont. A Practical Introduction to Hardware/Software Codesign (2nd ed). 2012. http://rijndael.ece.vt.edu/gezel2/book.html#instructor
Brian Bailey, Grant Martin, Andrew Piziali. ESL Design and Verification. Morgan Kaufmann Publishers. 2007.
Embedded Systems Design with Platform FPGAs: Principles and Practices. 2010. http://www.elsevierdirect.com/v2/companion.jsp?ISBN=9780123743336
Workshop: Embedded System Design Flow on Zynq using Vivado. Online at www.xilinx.com.
Workshop: High-Level Synthesis Flow on Zynq using Vivado HLS. Online at www.xilinx.com.
Workshop: Embedded Linux on Zynq using Vivado and Petalinux. Online at www.xilinx.com.
8.2. Bibliografía complementaria*
8.3. Recursos en red y otros recursos
http://aulavirtual.upct.es http://www.xilinx.com
http://www.zedboard.org
CSV: KAxvxVWvwTX0LbuPN884ufNpT Fecha: 28/05/2019 23:35:25
Normativa: Este documento es copia auténtica imprimible de un documento administrativo firmado electrónicamente y archivado por la Universidad Politécnica de Cartagena.
Firmado Por: Universidad Politécnica de Cartagena - Q8050013E
Url Validación: https://validador.upct.es/csv/KAxvxVWvwTX0LbuPN884ufNpT Página: 12/12