ceas numeric anitoaie
TRANSCRIPT
Cuprins
Capitol
Cuprins
Tema proiectului si date tehnice
Oscilator
Divizor de frecventa
Numarator numeric
Multiplexor
Decodificator
Afisaj
Logica de comanda
Memorie
Comparator numeric
Functionare ceas numeric
1
Tema proiect si date tehnice
Tema proiect
Proiectarea unui ceas numeric .
Caracteristicile tehnice impuse pentru proiectarea ceas numeric.
frecventa oscilatorului: 16 MHz;
afisarea prin multiplexare cu anod comun;
afisare 12h, min, sec; AM/PM;
alarma progamabila.
Dat tehnice ceas numeric
Ceasul numeric masoara ne indica timpul.
Ceasul numeric este un simplu contor de impulsuri a caror frecventa este cea a unitatii
de timp ( de regula secunda). Functie de informatia ce se doreste a fi contorizata, controlul
poate fi mai mare (calendar) sau mai mic (doar ora) sau poate contine o alarma.
Iin figura urmatoare este prezentata schema bloc a unui ceas numeric.
Figura 1
Un oscilator pilotat cu cuart genereaza un semnal de frecventa f0, stabila ( 10-6) si
cunoscuta cu precizie. Prin divizare cu ajutorul unui divizor de frecventa DF se se obtine un
semnal de frecventa de 1Hz.
Acesta constituie referinta de timp contorizata de numaratorul N. Continutul
numaratorului N la fiecare moment de timp reprezinta ora curenta.
2
Continutul numaratorului este multiplexat cu multiplexorul MUX, decodificat cu
decodificatorului D ( BCD-7 segmente) si afisat pe afisoarul A.
Alarma este programata prin incrementarea timpului in sectiunile de ore si minute ale
memoriei M. Incrementarea se face prin intermediul unei logici de programare LP.
Acesta poate fi setata de la butoane prin intermediul logicii de programare. Pe durata
setariii alarmei ora de alarma este vizualizata pe afisajul A. Acest lucru se realizeaza prin
intermediul mmultiplexorului MUX comandat tot de catre logica de programare LP. Atunci
cand numaratorului N devine indentic (pe sectiunile de ora si minute) cu cel de alarma fixat in
memoria M, comparatorul numeric CN detecteaza acest lucru si va lasa sa treaca spre
difuzor un semnal de frecventa 1kHz ( domeniul audio).
Variante mai complicate pot contoriza si calendarul ( ziua, luna si anul). Pentru acest
lucru numaratorului N se prevede cu mai multe sectiuni.
Ceas numeric cuprinde urmatoarele blocuri componente:
Oscillator O (cuart 16MHz);
Divizorul de frecventa DF;
Numaratorul N;
Decodificatorul BCD-7 segmente D;
Multiplexoarele MUX (2 multiplexoare )
Afisorul A;
Logica de programare alarma;
Memoria;
Comparatorul numeric;
Poarta logica „SI” si difuzorul pentru alarma.
3
Oscilator
Oscilatorul este de 16MHz, este de tip oscillator pilotat cu quart pentru a avea o
frecventa foarte stabila.
Oscilatorul de 16MHz cu quart va avea un circuit de mentinere constanta a temperaturii
oscilatorului pentru a nu avea variatii de frecvente in functie de temperatura.
Frecventa furnizata de oscillator de 16MHz este aplicata pe intrare unui bloc de divizare
.
Divizor de frecventa
Prezentare divizor de frecventa
Parte de divizare realizeaza divizarea frecventei oscilatorului de 16MHz, la frecventa de
1Hz, care reprezinta tactul ceasului.
Partea de divizare cuprinde :
Divizorul de frecventa de la 16MHz la 1MHz;
Divizorul 6x10 care asigura tactul de 1Hz al ceasului.
Schema bloc si schema electrica a divizorului de frecventa este prezentata in figura 2.
Figura 2
Divizorul de frecventa de la 16MHz la 1MHz este format din : 2 divizoare prin 8.
Divizor prin 8.
Schema electrica a divizorului de frecventa prin 8 in figura 3.
4
Figura 3
Formele de unda ale divizorului de frecvente prin 8 sunt prezentate in figura 4.
Din diagrama formelor de unda ale divizorului prin 8 se observa cum la 8 impulsuri pe
Inp avem un 1 impuls pe Out.
Figura 4
Tabela de adevar pentru divizor prin 8 este urmatoarea:
Diagramele Vk si ecuatiile divizorului prin 8 sunt prezentate in continuare:
5
Divizorul prin 6x10
Divizorul prin 6x10 imparte frecventa de 1MHz succesiv prin 10, avand la iesire o
frecventa de 1Hz care este frecventa de tact a ceasului si o frecventa intermediara de 1kHz
pentru semnalul de alarma.
Divizorul este format din 6 divizoare zecimale (6 x10) iar divizarea toatala este de
1000000. Pentru ca sunt identice vom prezenta un singur divizor zecimal.
Tabela de adevar, diagramele VK si ecutiile divizorului prin 10 sunt prezentate in
capitolul „Numarator” in cadrul numaratorului zecimal.
Schema electrica a divizorului prin 10 este prezentata in figura 5.
Figura 5
Divizorul este realizata cu un numarator sincron serie folosind CBB tip JK.
Circuitul de divizare are 1 intrare (clk) pe care se aplica frecventa de divizat, si 1 iesire
(out) unde iese frecventa divizata prin 10 care este aplicata urmatorului divizor.
Diagrama pentru divizorul prin 10 este prezentata in figura 6.
6
Figura 6
Diagramele cu formele de unda pentru decadele 6 x 10, nu se v-a prezenta in
documentie deorece nu se observa corect datorita divizarii mari. Se va verifica pe diagrama
din program.
In figura 7 este prezentata intarzierea care apare intre semnalul de intrare si semnalul
iesire.
Figura 7
7
Numarator
Prezentarea numaratorului
Numaratorul este alcatuit din 3 numaratoare sincrone de 4 biti BCD, 2 numarator
sincron de 3 biti pana la 6, 1 numarator sincron de 1 bit care sunt legate in cascada conform
schemei bloc.
S-a folosit aceasta configuratie datorita faptului ca avem numaratorul pentru secunde si
minute care trebuie sa numere pana la 60 (0..59) si numaratorul pentru ore (0..11).
Nuamaratoarele zecimale tip BCD de 4 biti sunt utilizaten pentru unitati secunde, unitati
minute si unitatie ore.
Numaratoarele de 3 biti sunt utilizate pentru zeci secunde si zeci minute.
Numaratorul de 1 bit sete utilzat pentru zeci ore si AM/PM.
Schema bloc a numaratorului pentru ceas este prezentata in figura 8.
Figura 8
Schema electrica a numaratorului pentru ceas este prezentata in figura 9.
Numaratorul BCD de 4 biti.
Dupa cum se observa din schema bloc numaratorul de 4 biti are o intrare de tact (clk),
si 4 iesiri (A,B,C,D), care este de fapt o iesire pe 4 biti BCD.
Numaratorul este realizat cu numaratoare sincrone serie folosind circuite basculante de
tip JK.
8
Figura 9
Schema electrica a numaratorului zecimal tip BCD este prezentata in figura 10.
Figura 10
Celulele CBB de tip JK basculeaza in starea complementara atunci cand J=K=1logic.
Cele 2 porti SI realizeaza detectia momentelor de basculare.
Fiecare celula trebuie sa comute atunci cand la momentul anterior toate celulele
precedente sunt in starea 1 logic.
9
Functionarea numaratorului BCD
CBB0 trebuie sa basculeze la fiecare impuls aplicat la intrare, in consecinta
intrarile sale J si K vor fi legate la 1logic.
CBB1 basculeaza din 2 in 2 impulsuri de tact, adica numai atunci cand Q0 este
1logic, in consecinta vom lega J1= Q0 * , K1=Q0.
CBB2 basculeaza din 4 in 4 impulsuri de tact, adica numai atunci cand Q0 si Q1
este 1logic, in consecinta vom lega J2=K2=Q0Q1.
CBB3 basculeaza din 8 in 8 impulsuri de tact, adica numai atunci cand Q0, Q1 si
Q2 este 1logic, in consecinta vom lega J3= Q0Q1Q2., K3= Q0.
Schimbarea starilor iesirilor se face intotdeauna pe frontal active al tactului, la
numaratorul proiectat se face pe frontul negative. Efectul apare dupa o mica intarziere, care
poate diferi in functie de tipul tranzitiei (HL sau LH).
Intrarile J si K a CBB se numesc sincrone doarece actioneaza dupa un semnal de tact.
Frecventa maxima de lucru al unui astfel de numarator este limitata numai de timpul de
comutare al celulelor si de timpul de propagare prin portile SI .
Intrarile J si K a CBB se numesc sincrone doarece actioneaza dupa un semnal de tact.
Fiecare front active, in cazul de fata front negative duce la incrementarea continutului
numaratorului cu o unitate, si atunci cand ajunge la ultima stare (9) la urmatorul front negativ,
numaratorul va trece in prima stare, iar ciclul se va relua.
Tabela de adevar numaratorului BCD de 4 biti este urmatoarea:
Diagramele V K si ecuatiile numaratorului BCD de 4 biti : 10
In figura 11 este prezentata diagrama cu formele de unda ale numaratorului BCD de 4
biti cu iesire pe magistrala.
Figura 11
11
Din diagrama formelor de unda se observa ca numaratorul este BCD deoarece
secventa de numarare este pana la 9, urmatoarea secventa de numarare incepe din nou de
la 0. Iesirea 0V este intrarea pentru urmatorul numarator.
Numaratorul 6 stari (hexa)
Schema electrica a numaratorului 6 stari (hexa) este prezentata in figura 12.
Figura 12
Tabela de adevar numaratorului 6 stari este urmatoarea:
Diagramele VK si ecuatiile pentru numaratorul 6 stari sunt:
12
Conform ecuatiilor de mai sus s-a realizat numaratorul 6 stari.
Formele de unda ale numaratorului 6 stari sunt prezentate in figura 13.
Figura 13
Numaratorul 2 stari
Schema electrica a numaratorului binar este prezentata in figura 14.
Figura 14
Formele de unda ale numaratorului binar sunt prezentate in figura 15.
Figura 15
Numaratorul 12 stari pe 5 biti (numarator ora 12)Tabela de adevar , diagramele si ecuatiile pentru numaratorul de 12 stari (pentru ora 12)
nu sau mai prezentat deorece acestu numarator este compus din numaratorul zecimal si
numaratorul 2 stari care au fost deja prezentate in documentatie.
13
Numaratorul pentru 12 ore este realizat din 2 doua numaratoare, unul zecimal tip BCD
pe 4 biti si altul de de 2 stari care sunt conditionate sa numere impreuna 12 stari (0…11)
pentru formatul orei 12.
Schema electrica a numaratorului binar este prezentata in figura 16.
Din schema electrica se observa ca iesirea numaratorului de 12 stari este pe 5 biti,
iesirea pentru unitati de ora q(0..3) pe 4 biti si iesirea pentru zeci de ore (ZH) pe 1 bit
Figura 16
Formele de unda ale numaratorului binar sunt prezentate in figura 17.
Din diagrama formelor de unda se poate observa ca numaratorul numara de la 0 pana la
11, numaratoarea reluanduse din nou de la 0 indeplinind astfel conditia de a indica orele de
la 0 pana la 11, ora 12 fiind de fapt ora 0.
Figura 17
In figura 18 sunt prezentate formele de unda ale numaratorului pentru ceas.
14
Figura 18
Diagramele au fost realizate la diferite zoom_uri pentru a osbserva cum numara.
De astfel din diagrame se observa cum numaratoarele pentru unitati ora (UH), unitati
minute (UM) si unitati secunde (US) numara pana la 9, numaratorul pentru zeci minute (ZM)
si zeci secunde(ZS) numara pana la 5, iar pentru zeci ore (ZH) numara doar 0 si 1, iar pentru
AM/PM are de asemenea 2 stari 0 si 1, pentru a indica AM si PM. Se observa ca
numaratoarele sunt realizate pentru a contoriza minutele (0..59) si orele (0..1).
Pentru ca circuitul de baza al numaratorului de este circuitul bistabil basculant de tip JK,
vom prezenta in continuare tabelul de adevar, diagramele Vk si ecuatiile corespunzatoare
circuitului:
Circuitul basculant bistabil JKSimbolul circuitului bistabil basculant este prezentat in figura 19.
15
Figura 19
Tabela de adevar CBB de tip JK este urmatoarea:
Diagramele Vk si ecuatiile CBB tip JK sunt:
In continuare vom prezenta tabela de adevar a CBB tipJK master - slave.
Formele de unda pentru CBB tip JK master - slave sunt prezentate in figura 20.
Figura 20
16
Multiplexare
Circuitele de multiplexare sunt circuite logice combinationalecare permit trecerea
datelor de la una din intrari spre o iesire unica.
Selectarea intrarii se face print-un cuvant de adresa.
Blocul de multiplexare cuprinde:
6 multiplexoare 6;1;
1 generator de de adrese (numarator 3 biti);
1 decodor de adrese.
Multiplexarea cu 6 : 1
Pentru adresare unui numar de 6 intrari sunt necesare 3 linii de adresa. Selectarea unei
intrari care sa fie transmisa la iesire se realizeaza prin inscrierea adresei corespunzatoare.
Schema bloc a multiplexorului cu 6 intrari este prezentata in figura 21.
Fig. 21
Tabela de adevar a multiplexorului 6:1:
17
Ecuatia multiplexorului 6:1:
Schema electrica a multiplexorului 6:1este prezentata in figura 22.
Figura 22
Diagrama cu formele de unda ale multiplexorului 6:1este prezentata in figura 23.
Din formele de unda se observa ca la la o anumita adresa avem la iesire intrarea
corespunzatoare adresei
18
Figura 23
Generatorul de adrese
Este un numarator de 3 biti se foloseste pentru generarea celor 6 numere (cuvinte) de
adresa pentru multiplexorul 6:1 si pentru de decodorul de adrese.
Schema bloc a generatorului de adrese este prezentata in figura 24.
Figura 24
Schema electrica a numaratorului de adrese este prezentata in figura 25.
Figura 25
In figura 26 este prezentata diagrama pentru formele de unda ale generatorului de
adrese.
19
Figura 26
Din diagrama observam ca numaratorul genereaza 6 cuvinte de adresa.
Decodorul de adrese
Decodorul de adrese decodifica cele 6 adrese primite la intrare iar la iesire vom avea
impulsuri de comanda pentru bazele tranzistoarelor pentru cele 6 celule de afisare.
Schema bloc a numaratorului de adrese este prezentata in figura 27.
Figura 27
Schema electrica a numaratorului de adrese este prezentata in figura 28.
Figura 28
20
Diagrama cu formele de unda a decodorului de adrese este prezentata in figura 29.
Din diagrame se observa cum dupa decodarea adresei de intrare la iesire avem
succesiunea de impulsuri care vor comanda bazele tranzistorilor de la fiecare celula de
afisare.
Figura 29
Blocul de multiplexare
Blocul de multiplexare realizeaza multiplexarea datelor primite de la numarator . avand
la iesire 4 biti care va comanda decodorul BCD-7 segmente.
Schema electrica a blocului de multiplexare este prezentata in figura 30.
In figura 31 este prezentata diagrama pentru formele de unda ale blocului de
multiplexare.
Din diagrama se observa cum datele de intrare in multiplexor codate decimal le avem
la iesire multiplexare in cod binar .
De asemenea se observa ca pentru fiecare numar decimal de la intrare avem la iesire
corespondetul in cod binar.
Se observa in diagrama si iesirile in impulsuri decodate de decodor.
21
Figura 30. Schema electrica bolc multiplexare
22
Figura 31
23
Decodificator BCD – 7 segmente
Prezentare decodificator BCD-7 segmenteIn schemele de afisare cu multiplexare se foloseste un singur decodificator BCD-7
segmente.
Decodificatoarele BCD - 7 segmente sunt circuite logice combinationale destinate sa
comande circuite de afisare numerice cu 7 segmente(LED, cristale lichide). Circuitul are 4
intrari notate usual A,B,C,D si 7 iesiri notate a,b,c,d,e,f,g. Intrarile codifica un numar contrar
de biti cu A=LSB si D=MSB.
Cele 7 iesiri se conecteaza la celula de afisare la segmentele corespunzatoare, prin
intermediul unor rezistente pentru limitarea curentului.
Tabela de adevar a decodificatorului BCD – 7 segmente pentru anod comun intrare
binara de la 0 la 9 este prezentata in tabela urmatoare.
0 - segment aprins
1- segment stins
Conform tabelei de adevar vom realize diagramele VK si vom scrie ecuatiile pentru
fiecare diagrama care sunt prezentate in continuare.
24
25
Schema electrica a decodificatorului BCD – 7 segmente pentru anod comun, rezultata
conform ecuatiilor este prezentata in figura 32.
Decodificatorul BCD – 7 segmente cuprinde:
4 circuite logice “SI” cu 2 intrari;
8 circuit logic “SI” cu 3 intrari;
1 circuit logic “SI” cu 4 intrari;
2 circuite logice “SAU” cu 3 intrari;
4 circuite logice “SAU” cu 2 intrari;
4 circuite logice “NU”
Figura 32
26
Formele de unda ale decodificatorului BCD – 7 segmente cu anod comun sunt
prezentate in figura 33. Din formele de unda se pot deduce cum sunt aprinse segmentele in
functie de numarul de la intrare.
Sub formele de unda sunt notate numerele zecimale dela 0 la 9 si se poate verifica
daca la fiecare numar codat binar se aprind corespunzator segmentele cifrei de afisare.
Se observa cum la aplicarea numarului pe intrare avem pe segmente 0 logic adica
segmentele sunt aprinse.
Figura 33
27
Afisajul
Prezentare afisaj
Afisajul are rolul de a afisa timpul indicat de ceas si timp de alarma programat.
Pentru frecventmetrul numeric vom folosi 6 celule de afisare deoarece avem afisare pe
6 cifre.
Cifrele se pot afisa pe celule de afisare cu sapte segmente. Cele sapte segmente
formeaza un “digit” adica o cifra. Fiecare fi aprins sau stins in felul acesta putandu-se afise
cifre de la 0 la 9. Fiecare digit are si al optulea segment (punct zecimal) pentru afisarea
virgulei.
In figura 342 se prezinta modul de afisare a cifrelor pe 7 segmente.
Figura 34
Iesirile acestuiea comanda direct afisajul. Acesta poate fi cu cristale lichide sau cu diode
luminescente(LED).
Led-urile au terminale anod si catod. Pentru a lumina sunt polarizate direct prin
aplicarea unui potential pozitiv pe anod sau negative pe catod. Diferenta dintre cele 2
potentiale trebuie sa fie apropiata de tensiunea de deschidere a diodei, asfel riscam fie sa
distrugem diodele fie sa lumineze palid. Tensiunea pe LED variaza intre 1,2V si 1,8 V. Pentru
calculi vom folosi o tensiune medie de 1,5 V. Pentru a lumina sufficient , curentul prin LED
trebuie sa fie cuprins intre 5-20mA. O valoare mai mica va determina o radiatie insuficienta
iar una mai mare poate distruge LED-ul. O iesire de circuit logic poate avea doar 2 nivele de
tensiune la iesire: 0 logic asociat cu o tensiune de 0V si 1 logic asociat cu o tensiune de 5V.
Comanda directa LED-urilor nu este posibila , comanda reaizandu-seprin rezistente
inseriate cu LED-urile care limiteaza curentul.
Din economie de pini, digiti se realizeaza prin conectarea la un singur terminal fie a
anozilor tutuor diodelor , fie a tuturor catozilor.
28
Figura 35
Pinul comun se comun se conecteaza la tensiunea de alimentare VCC pentru anod
comun, fie la masa (GND) pentru catod comun.
Celalalte terminale se conecteaza prin rezistente la iesirile decodificatorului.
Circuitele pentru cele 2 configuratii vor fi diferite, pentru sinteza circuitelor se va pleca
de la tabele de adevar diferite.
Configuratia circuitului de afisare cu cele 2 tipuri de polarizare cu anod comun si catod
comun sunt prezentate in fiugra 35.
Afisarea multiplexataAfisarea multiplexata presupune aprinderea succesiva (baleierea) a cifrelor cu o viteza
mare, astfel incat la u moment dat o singura cifra este aprinsa. Daca viteza de baleiere este
mai mare decat cea de remanenta a ochiului, atunci acesta nu va percepe acest lucru si va
vedea toate cifrele aprinse. Aceasta este de 25Hz daca o singura cifra este aprins atunci nu
are sens sa folosim decat un decodificator, la intrarea caruia vom aplica pe rand cifrele de
afisat. Distribuirea cifrei pe celula corespunzatoare se face prin comutarea pinilor comuni
( anozii sau catozii) catre VCC sau catre masa. Acest principiu se numeste multiplexare si
presupune utilizarea unor circuite numite multiplexoare.
Schema de princiupiu estep rezentata in figura 36.
Semnalul provenind de la numaratoarele de impulsuri este de regula stocat in memorie
pana la terminarea ultimului ciclu de masurare.Pentru a putea afisa facil rezulatatele in
sistem zecimal numararea se face folsind numaratoare BCD, fiecare cifra zecimala a
rezulatatului fiind codificata BCD pe 4 biti.
Multiplexarea consta in aplicarea fiecarui cifre la intrarea BCD-7 segmente. Simultan cu
aplicarea cifrei celula de afisarea corespunzatoare trebuie activata. Acest lucru se face prin
conectarea anodului sau catodului comun la tensiunea de alimentare sau la masa.
29
Fiecare din cele 4 multiplexoare va multiplexa cate un bit al cifrei de afisat : MUX3
biti3 de la cele 4 cifre, MUX2 biti2, MUX1 biti1, iar MUX0 biti 0.
Figura 36
Comanda numaratoarelor este asigurata de numaratorul de scanare (generatorul de
adrese). La fiecare impuls de tact acesta va fi incrementat cu o unitate, furnizand un cuvant
de adresa de 3 biti catre multiplexoare. Pe baza acestuia multiplexoarele vor directiona catre
iesirea Y una din intrarile IK .
30
Drept urmare la intrarea decodificatorului BCD-7 segmente vom avea succesiv cifra
unitatilor, cifra zecilor, cifra sutelor, cifra miilor, zecilor de mii si sutelor de mii in functie de
cuvantul de adresa de pe intrarile A0, A1, A2 .
Simultan adresa A0, A1, A2 este decodificata de catre un decodificator de adresa,
iesirile acestuia comandand bazele tranzistoarelor T0, T1,T2 T3,T4 si T5 . In concluzie daca
decodificatorul BCD-7segmente primeste cifra unitatilor, tranzistoru T0 va fi deschis,
conectand catodul celulei unitatilor la masa, restul tranzistoarelor fiind blocate, daca primeste
cifra zecilor tranzistorul T1 va fi deschis, s.a.m.d.
Perioada tactului de scanare trebuie sa fie mai mica decat perioada de remanenta a
imagini pe retina, astfel incat ochiul sa perceapa o imagine completa cu toate cifrele aprinse,
frecventa minima este de 25Hz dar pentru a nu percepe efectul de clipire se va utiliza o
frecventa de pana la 1 KHz. Aceasta se preia din lantul de divizare al frecventei oscilatorului.
Calculul rezistentei R1 si R2
Pentru acest lucru consideram circuitul echivalent din figura 37.
Un tranzistor are factoru de amplificare β=100 in curent tipic.
IC=β*IB
La saturatie acesta scade drastic cu circa un ordin de marime βsat=10.Tensiunea de saturatie Ce a unui tranzistor este :
UCesat=0.2V
Figura 37
31
Pentru a prinde un segment al unuia din cifre tranzistorul T, care are rolul de comutator ,
trebuie sa fie deshcis, iar capatul de sus al bratului segmentului respectiv sa fie conectat la o
tensiune ridicat (1logic), astfel incat sa fie asigurat curentul prin LED si tensiunea pe acesta.
Deoarece in cazul multiplexate la un moment dat doar o cifra este aprinsa intensitatea
luminoasa perceputa de ochi va fi valoarea medie pe un ciclu de afisare (1/6 din valoarea
fixata de curent la afisare directa).
Pentru a obtine o iluminare satisfacatoare trebuie sa permita un curenta mai mare prin
leduri in functie de numarul de cifre : iLED=15...20mA.
Pentru cazul de fata cu 6 cifre vom impune prin led un curent de 15 mA,
Scriind legea lui Kirckhoff pe ochiul 1 :
ua(H)=iled*R1+uled+uCesat
obtinem :
Valoarea 120Ω este o valoare standartizata.
Pentru calculul R2 vom scrie legea lui Kirckhoff pe ochiul 2 :
uy(H)=ib*R2+ uBesat
La saturatie tensiunea de baza emitor ajunge la cca. 0.8V , iar curentul de baza depinde
de cel de colector prin factorul βsat. Curentul de colector prin tranzistor paoate fi la maxim
suma curentilor prin toate segmentele si prin punctul zecimal iCE=8*iLed.
Inlocuind in relatia lui Kirckhoff obtinem :
O valoare standartizata apropiata este R2=220Ω.
Pentru cazul cand se utilizeaza afisarea cu anod comun se foloseste schema
echivalenta din figura 38.
Datorita faptului ca ledurile sunt conectate cu anodul comun, comanda se va face pe
catozi ceea ce va duce la inversarea comenzilor (0 logic), dar si a dispozitivului de comanda
(tranzistorul).
32
Figura 38
Pentru determinarea valorii celor 2 rezistente vom scrie din nou ecuatiile lui Kirckhoff
pe cele 2 ochiuri de retea :
VCC=uCEsat+uled+iled*R1+uA(L)
VCC=uBEsat+iE*R2+uy(L)Inlocuind valorile nuemrice in cele 2 relatii obtinem:
Se aleg pentru cele 2 rezistente valorile standardizate:
R1= 220ΩR2=330Ω
Tranzistoarele de comanda se aleg astfel incat curentul colector –emitor (Ice) sa fie mai
mare decat curentul maxim admis prin LED-urile celulei de afisare (8*iled=120mA).In cazul de fata se foloseste afisarea cu catod comun deci vom folosi decodificator si
afisoare cu catod comun.
33
In figura 39 este prezentata schema bloc a afisajului pentru ceas.
Figura 39
Pentru afisarea AM/PM nu vom folosi o celula de afisare ci vom comanda 2 LED_uri
care se vor aprinde pe rand in fuctie de comanda primita.
34
Memoria
Prezentarea memorieiMemoriile se folosesc pentru memorarea secventei de numarare, care apoi este afisat.
In cazul ceasului memoria se utilizeaza pentru memorarea timpului pentru alarma
programat.
In memorie se inscrie un numar binar. O memorie este caracterizata prin faptul ca
primul cuvant inscris, va fi primul cuvant ce va aparea la iesire la operatia de citire.
Pentru realizarea memoriiei utilizam registru de memorare pentru memorarea
temporara a numerelor binare programate.
Memorarea se realizeaza cu CBB tip D, comandata de catre un semnal de tact comun.
Circuitul bistabil basculant de tip DIn figura 40 este prezentat simbolul, tabela de adevar si diagrama de semnale ale CBB
de tip D.
Figura 40
Diagramele VK si ecuatiile CBB de tip D sunt:
MemoriaMemoria este compusa din 7 registre de memorare, 3 de 4 biti, 2 de 3 biti si 2 de 1 bit .
35
Registrul de memorare pentru zeci de minute si zeci de secunde primeste de la
numarator date in cod binar de la (0…5), practic acest registru este de 3 biti.
Registrul de memorare pentru zeci de ore si AM/PM primeste de la numarator de date
in cod binar de la (0…1), practic acest registru este de 1 biti.
Schema bloc a memoriei este reprezentata in figura 41.
Figura 41
Schema electrica a memoriei este reprezentata in figura 42.
Figura 4236
Registru de memorare de 4 bitiMemorarea se face simultan in toate celulele, pe frontal active al tactului in cazul nostru
frontul negative.
Numarul binar programat aflat la momentul tn la intrarile DK ale registrului, se
memoreaza pe frontul negative al semnalului de tact, in celulele acestuia, astfel incat la
momentul tn+1 acelas numar se va regasi si la iesirea sa.
Procesul poate fi descris sintetic astfel:
tn: DK=xk tn+1 : QK=Dk=xK;
unde xk egal cu 0 sau 1 iar K= 0,1,…,N-1.
S-a realizat astfel incarcarea simultana a celor n biti in registru ( incarcare paralela).
Registrele de memorare se mai numesc registre cu incarcare paralela sau memorii
tampon( latch-uri) . Capacitatea unei memorii este data de numarul de CBB tip D folosite in
paralel. Registru de memorare de 4 biti este folosita pentru memorarea bitilor pentru o
singura celula de afisare ( afisarea unei cifre)..
In figura 43 este prezentata schema electrica a unui registru de memorare de 4 biti.
Din schema electrica se observa ca cele 4 CBB de tip D sunt in paralel, la fel si intrari
de semnal logic sunt tot in paralel iar tactul este comun pentru toate cele 4 CBB de tip D
conform prezentarii realizate mai sus al registrului de memorare.
Figura 43
In figura 44 este prezentata diagrama pentru formele de unda ale registrului de
memorare de 4 biti .
Figura 44
37
Din formele de unda se observa ca incrementarea (inscrierea) bitilor in registru de
memorare se realizeaza pe front negativ al tactului , iar pe frontul pozitiv se realizeaza citirea
bitilor.
In figura 45 este prezentata schema electrica a unui registru de memorare de 3 biti.
Figura 45
In figura 46 este prezentata diagrama pentru formele de unda ale registrului de
memorare de 3 biti.
Figura 46
In figura 47 este prezentata schema electrica a unui registru de memorare de 1 bit.
Figura 47
In figura 48 este prezentata diagrama pentru formele de unda ale registrului de
memorare de 1 biti .
38
Figura 48
In figura 49 este prezentata diagrama pentru formele de unda ale memoriei cu iesire pe
magistrala.
Din diagramele celor 3 tipuri de registre de memorare se observa ca numarul binar este
inscris in memorie pe front negativ si este citit la iesire pe front pozitiv.
De astfel tot din diagrame se observa din formele de unda ca numarul inscris in
memorie este acelasi si la iesire .
Figura 49
In diagrama cu formele de unda datele de pe magistralele de intrare si iesire sunt
prezentate in cod zecimal pentru a intelegere mai usor functioanarea blocului de memorare,
insa vehicularea datelor pe magistrale se realizeaza in cod binar.
39
Comparatorul numeric de 13 biti
Prezentare comparatorului de 13 bitiComparatoarele numerice sunt circuite logice combinationale care permit determinarea
valorii relative a 2 numere binare.
Circuitul prezinta 2 x n intrari pentru cele 2 numere de n biti si 3 iesiri : A<B, A=B si
A>B.
Comparatorul de 13 biti compara 2 numere de 13 biti, iar la detectarea egalitatii, isi
modifica starea din 0 logic in 1 logic.
Comparatorul de 13 biti se realizeaza cu 13 comparatoare de 1 bit si deoarece avem
nevoie numai de iesirea “=” vom mai folosi un circuit logic “SI” cu 8 intrari, un circuit logic “SI”
cu 6 intrari si un circuit logic “SI” cu 2 intrari.
In cadrul generatoarelor pentru inratrea An vom avea semnalul logic de la numaratorul
de 16 biti iar pe intrarea Bn numarul programat de operator in memorie care reprezinta
alarma.
Comparatorul numeric de 1 bitCircuitul permite compararea a 2 numere de catre 1 bit, indicand prin cele 3 iesiri relatia
dintre ele: “<” , “=”, “>” . Iesirea corespunzatoare relatiei corespunzatoare a celor 2 numere
este in 1 logic, iar celelalte 2 iesiri in 0 logic.
Schema bloc a comparatorului de 1 bit este prezentata in figura 50.
Figura 50.
Tabela de adevar al comparatorului de 1 bit este urmatoarea:
Diagramele VK si ecuatiile comparatorului de 1 bit sunt:
40
Cu ajutorul diagramelor VK si ecuatiilor rezultate vom construi circuitul comparator de
1 bit care este prezentata in figura 51.
Comparatorul de 1 bit cumprinde :
2 circuite logice “SI” cu 2 intrari;
1 circuit logic “SAU-exclusiv” cu 3 intrari;
3 circuite logice “NU”.
Figura 51
Analizand schema electrica a comparatorului rezulta:
Daca A<B atunci A=0 si B=1 si avem:
Y1=1 deoarece intrarile circuitului “SI” sunt cu 1(intrarea A este inversata);
Y2=0 deoarece circuitul exclusic “SAU-exclusiv” are intrarile in stari diferite
avand la iesirea 1 care este inversat de circuitul “NU”;
Y3=0 doarece intrarile circuitelor “SI” sunt 0(intrarea B este inversata);
Daca A=B atunci A=1 si B=1 sau A=0 si B=0 si avem:
Y2=1 deoarece circuitul exclusive “SAU-exclusiv” are intrarile in aceeasi stare
avand la iesire 0 care este inversat de circuitul “NU”;
Y1=0 si Y3=0 deoarece pe intrarile ambelor circuite “SI” avem 0 in orice situatie
de egalitate.
Daca A>B atunci A=1 si B=0 si avem :
41
Y3=1 deoarece intrarile circuitului “SI” sunt 1 ( intrarea B este inversata);
Y2=0 deoarece circuitul exclusive “SAU-exclusiv” are intrarile in stari diferite
avand la iesire 1 care este inversat din circuitul “NU”;
Y1=0 deoarece intrarile in circuitul “SI” sunt 0 ( intrarea A este inversata).
Formele de unda ale comparatorului de 1 bit sunt prezentate in figura 52.
Din formele de unda se observa ca starea logica a semnalelor de intrare si iesire sunt
conforme cu tabelul de adevar.
Figura 52
Comparatorul numeric de 13 bitiComparatorul de 13 biti se realizeaza cu 13 comparatoare de 1 bit si deoarece avem
nevoie numai de iesirea “=”, vom mai folosi un circuit logic “SI” cu 8 intrari, un circuit logic “SI”
cu 68 intrari si un circuit logic “SI” cu 2 intrari.
Cele 2 numere ce se compara au urmatoarea structura:
A=A0*20+A1*21+………….+A14*211+A15*212
B= B0*20+B1*21+………….+B14*211+B15*212
Compararea incepe cu cei mai semnificativi AB si Bn .
Pentru stabilirea relatiei de “=” dintre dele 2 numere se incepe examinarea cu A12 si B12.
Examinarea continua cu urmatori An si Bn in ordine descrescatoare .
La terminarea examinari intregului numar vom avea pe iesirile celor 13 comparatoare
de 1 bit, 1 logic , implicit vom avea si pe iesirea circuitului logic “SI” cu 2 intrari are este
iesirea comparatorului 13 biti..
Schema bloc a comparatorului de 16 biti este prezentata in fig 53.
Figura 53
42
Schema electrica a comparatorului de 16 biti este prezentata in figura 54 .
Figura 54
Comparatorul va primi semnal logic pe intrarea de magistrala A(12..0) de la numaratorul
de 13 biti iar pe intrarea de magistrala B(12..0) numarul programat de operator in memorie
pentru alarma .
Din schema electrica se observa cele 13 comparatoare de 1 bit care primesc semnal
logic pe magistrala ( de la numaratorul BCD de 13 biti .
43
Se observa de astfel cum este folosita numai iesirea “=” de pe fiecare comparator de
1 bit , care sunt intrarile circuitului logic “SI”.
Formele de unda ale comparatorului de 13 biti sunt prezentate in figura 55.
Din formele de unda se observa ca pe intervalul de timp in care cele 2 intrari (A,B,C,D,
E si An, Bn, Cn, Dn, En) sunt egale avem pe iesirea Out un impuls.
Figura 55
44
Functionarea ceasului numeric
Schema electrica a ceasului numeric cu puncte de iesire pentru date este prezentata in
figura 56.
In aceasta schema pentru simularea formelor de unda sau facut unele modificari
deoarece daca se foloseste frecventa de 16MHz atunci dupa blocul de divizare si decadele
de divizare nu vom avea o simulare in care sa se observe foarte bine formele de unda, iar
compilarea ar dura foarte mult.
La intrare in montaj am folosit frecventa de 10Hz care este divizata prin 10 pentru a
avea frecventa de 1Hz care este tactul ceasului si vom avea si perioada de 1sec.
Pentru programarea alarmei vom valida din logica de programare afisarea valori de
alarmare (Val_al = 1 logic) si vom afisa valoarea programata pe timpul validarii.
Pentru functionarea ceasului numeric vom programa din logica de comanda resetare
numarator (Res_num = 1logic) si vom valida afisarea ceasului (Val_c = 1logic).
Frecventa pentru alarmare in cazul de fata este de 10Hz insa se poate programa si o
valoare de 1kHz.
Diagrama cu formele de unda pentru ceasul numeric cu alarma cu intrare de 10Hz este
prezentat in figura 57
In diagrama se poate observa ca un minut este de 60 secunda (pe axa de timp) iar o
ora are 3600 de secunde rezultand ca numaratoarele au fost proiectate corect si montajul
functioneaza corect.
S-au prezentat digramele cu zoom diferit pentru a vedea minutele, zecile de minute,
orele. Zecile de ore si AM/PM nu se poate observa deorece „time end”” maxim este de
280000sec.
Din diagrama se poate observa ca segmentele de pe afisaj se aprind conform
numarului.
Se poate observa pe iesirea de alarma (Al) ca avem pe o perioda de 1min semnal in
frecventa pentru alarmare. Semnalul de alarmare este prezent pe iesirea de alarma cand
valoarea ceasului este aceiasi cu valoarea programata.
45
Figura 56
46
47
48
Figura 57
In figura 58 s-a prezentat diagrama cu tact de intrare de 100Hz (10ms) in care se
poate observa la zoom diferit minutele, zecile de minute, orele si zecile de ore si
AM/PM. La o frecventa de intrare de 100Hz iar pentru a avea timpul corect vom inmulti
nr de secunde de pe axa timpului cu 100.
49
Figura 58
In figura 59 s-a prezentat diagrama pentru alarma in care se poate observa la
afisarea valori alarmei programata si semnalul de frecventa pentru alarma . In
diagrama se poate observa pe iesirea de alarma semnalul in frecventa care coincide
cu valoarea programata si ora indicata de ceas.
50
Figura 59
51
Schema electrica a ceasului numeric generala cu divizoare este prezentata in figura 60.
Schema contine divizoarele de frecventa care divizeaza frecventa oscilatorului de
16MHz la 1Hz pentru tactul ceasului numeric.
Nu s-a mai prezentat si diagrama cu formele de unda deoarece avand divizari foarte mari este
necasar un timp mare de compilare pentru a vizualiza toate formele de unda iar timpul de compilare
este de peste 3 ore.
52
Figura 60
53
In figura 61 este prezentat simbol ceas .
Figura 61
54