1

目次

第1章 序論

1.1 パワーエレクトロニクス

1.1.1 パワーエレクトロニクスとパワーデバイス

1.1.2 半導体材料

1.2 炭化ケイ素(SiC)

1.3.1 SiCについて

1.3 金属・酸化膜・半導体デバイス

1.4.1 金属・酸化膜・半導体(MOS)構造

1.4.2 表面ポテンシャルと表面電荷

1.4.3 MOS構造の静電容量について

1.4.4 界面準位によるアドミッタンスとコンダクタンス

1.4 放射線照射効果

1.5.1 半導体デバイスに誘起される放射線照射効果について

1.5.2 放射線環境の違いによる放射線照射効果の分類について

1.5 研究目的

第2章 SiCMOSキャパシタにおける Ecrの LET依存性に関する実験

2.1 試料の作製

2.2 試料の取り付けと測定回路

2.3 重イオンビーム照射について

2.4 マイクロビーム照射装置

2.5 マイクロビーム照射実験における測定方法

2.6 ブロードビーム照射装置について

2.7 ブロードビーム照射実験における絶縁破壊電界の測定方法

第3章 SiCMOSキャパシタにおける Ecrの LET依存性に関する実験に対する結果およ

び考察

3.1 作製した 4H-SiC MOSキャパシタにおける I-V特性測定結果

3.2 作製した試料のフラットバンド電圧測定結果

3.3 リーク電流測定結果

3.4 SEGR発生個所の観察結果

3.5 Ecrの LET依存

3.6 SiC MOSキャパシタにおける SEGR機構考察

第4章 結論

2

参考文献

謝辞

3

図目次

第 1章

図 1.1 パワーデバイスの種類

図 1.2 絶縁体、半導体および導体の比抵抗

図 1.3 シリコンパワーデバイスにおける電力容量と動作周波数および SiC パワーデバイス

に期待できる領域

図 1.4 3C-、4H-、6H-SiC の積層構造の概略図

図 1.5 SiC、Si 片側階段接合の絶縁破壊電界を印加した時における空乏層内の電界分布

図 1.6 MOS 構造の概略図

図 1.7 n型半導体の理想MOS構造のエネルギーバンド図

図 1.8 MOS構造におけるエネルギーバンド図

(a) 電荷蓄積状態における理想MOSのバンド図

(b) 電荷空乏状態における理想MOSのバンド図

(c) 反転状態における理想MOSのバンド図

図 1.9 n型半導体の表面付近のエネルギーバンド図

図 1.10 表面電荷密度��の表面ポテンシャル��依存性 図 1.11 MOS構造の界面準位を考慮した等価回路

図 1.12 コンダクタンスを用いて描いたMOS構造の等価回路

図 1.13 宇宙環境における放射線

図 1.14 地球上において動作するデバイスに放射線が入射する過程

図 1.15 Si MOS キャパシタにおける Ecr の LET 依存性

図 1.16 縦型 Si MOSFET における Ecr の LET 依存性

第 2章

図 2.1 ウエハダイシング

図 2.2 フィールド酸化後の試料断面

図 2.3 フォトレジスト溶液塗布後の試料断面

図 2.4 露光後における試料断面

図 2.5 現像後における試料断面

図 2.6 SiO2 膜エッチング後の試料断面

図 2.7 フォトレジスト膜剥離後の試料断面

図 2.8 ゲート酸化膜の形成条件

図 2.9 ゲート酸化膜形成後における試料断面

4

図 2.10 ゲート酸化後フォトレジスト溶液を塗布した試料断面

図 2.11 ゲート電極領域露光後における試料断面

図 2.12 ゲート電極領域露光後における試料断面

図 2.13 ゲート電極蒸着後における試料断面

図 2.14 フォトレジスト膜およびアルミニウム膜除去後の試料断面

図 2.15 ゲート電極蒸着後フォトレジスト溶液を塗布した試料断面

図 2.16 裏面電極蒸着後の試料断面

図 2.17 フォトレジスト膜を除去した後の試料断面

図 2.18 作製した n 型 4H-SiC MOS キャパシタの C-V 特性

図 2.19 裏面へフォトレジスト溶液塗布後の試料断面

図 2.20 フォトレジスト溶液を塗布した後の基板断面

図 2.21 ゲート電極領域露光後における試料断面

図 2.22 ゲート電極領域露光後における試料断面

図 2.23 ボンディングパッド蒸着後の試料断面

図 2.24 試料完成後の試料断面

図 2.25 ボンディング後のチップキャリア

図 2.26 サンプルホルダ

(a) チップキャリア取り付け前

(b) チップキャリア取り付け後

図 2.27 一般的な重イオン照射方法

図 2.28 様々な種類の荷電粒子における SiC 中の飛程

図 2.29 様々な種類の荷電粒子における SiC への LET

図 2.30 各重イオンが SiC バルク中で損失するエネルギー

(a)Ni-9MeV、(b)Ni-18MeV、(c)Kr-405MeV、(d)Kr-322MeV、(e)Xe-454MeV、

(f)Os-490MeV

図 2.31 重イオン照射に用いたビームラインの外観図

図 2.32 重イオン照射で使用した照射チャンバーの概略図

図 2.33 マイクロビームを調整した後の銅メッシュにおける SEM 像

図 2.34 マイクロビーム照射実験における絶縁破壊電界の測定方法

図 2.35 イオンのサンプルへの照射方法

図 2.36 MOS キャパシタへ入射するイオンとステップ電圧の関係

図 2.37 ゲート酸化膜のリーク電流密度と Ecr の定義

図 2.38 重イオンブロードビーム照射実験に用いたビームラインの概略図

図 2.39 ブロードビーム照射実験における絶縁破壊電界の測定方法

図 2.40 ブロードビームにおけるイオンの照射方法の概略図

5

第 3章

図 3.1 作製した 4H-SiC MOS キャパシタにおける I-V 特性の例

図 3.2 (a)任意の不純物濃度分布をもつ MOS キャパシタ

(b)バイアス変化による低不純物濃度側の空間電荷の変化

(c)空間電荷の変化に伴う電界分布の変化

図 3.3 1MHz の測定における SiC MOS キャパシタの C-V 特性

図 3.4 1/C2-V 特性

図 3.5 深さ方向における不純物濃度

図 3.6 計算したフラットバンド電圧およびフラットバンド電圧のシフト

図 3.7 Ni-18MeV を照射した際の SEGR 後における SiC MOS キャパシタの光学顕微鏡像

(d=130µm、tox=16nm)

図 3.8 ゲート電極剥離後における試料表面の光学顕微鏡像

図 3.9 SEGR 後における SiC MOS キャパシタの 2 次電子像(d=130µm、tox=16nm)

図 3.10 ゲート電極の破壊領域とイオン入射位置の関係

図 3.11 (a) 膜厚 16.8nm(ウェット酸化)のゲート酸化膜を有した 4H-SiC MOS キャパシタへ

イオンを照射したときのリーク電流測定結果

(b) 膜厚 72.5nm(ウェット酸化)のゲート酸化膜を有した 4H-SiC MOS キャパシタ

へイオンを照射したときのリーク電流測定結果

図 3.12 Ecr の LET 依存性

6

表目次

第 1章

表 1.1 半導体が属する周期表の一部

表 1.2 SiC 結晶多形の主な物理的性質

表 1.3 4H-SiC，Si，GaAs，GaN，ダイヤモンドの主な物性値，および技術の現

状

第 2章

表 2.1 照射したイオン種およびその特性

7

第 1 章 序論

本章では、研究背景および研究目的について述べる。具体的には、第 1 節において近年

シリコンに代わって用いられるようになった炭化ケイ素デバイスにおけるパワーエレクト

ロニクス分野について説明する。第 2 節では、半導体材料ついて詳しく説明し、第 3 節に

おいて化合物半導体材料の炭化ケイ素について詳しく述べる。第 4 節において炭化ケイ素

を用いた金属-酸化膜-半導体デバイス構造について説明し、第 5 節において放射線環境下で

動作する半導体デバイスに誘起される現象について述べる。

1.1 パワーエレクトロニクス

1.1.1 パワーエレクトロニクスとパワーデバイス

パワーエレクトロニクスとは、電力変換と電力制御をエレクトロニクス(電子回路やデバ

イス)で、高速・高効率に行う技術のことである。身近な蛍光灯や、エアコン、インダクシ

ョンヒーター(Induction Heater：IH)、太陽光発電のインバータ、新幹線やリニアモーターカ

ーのモーター制御のような領域でパワーエレクトロニクスは活躍している。電力変換機構

のインバータおよびコンバータの性能としては、電力損失が小さく、小型かつノイズを出

さないことが要求されている。このキーデバイスになるのが、電流を高速にオン・オフス

イッチングできるパワーデバイスである。図 1.1 にパワーデバイスの種類を示す。

図 1.1 パワーデバイスの種類

パワーデバイス

ユニポーラデバイス

バイポーラデバイス

ショットキーバリアダイオード(Schottky Barrier Diode：SBD)

電界効果トランジスタ(Field Effect Transistor：FET)

pn接合ダイオード

バイポーラトランジスタ(Bipolar Junction Transistor：BJT)

サイリスタ

ゲートターンオフサイリスタ(Gate Turn-Off thyristor：GTO)

絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor：IGBT)

接合型FET(Junction FET：JFET)

⾦属酸化膜半導体FET(Metal Oxide Semiconductor FET：MOSFET)

⾦属半導体FET(Metal Semiconductor FET：MESFET)

8

図 1.1 においてユニポーラデバイスは電子または正孔の一方のみが電流を担うキャリア

のデバイスであり、バイポーラデバイスは電子および正孔の両方がキャリアとなるデバイ

スである。デバイスの機能から見ると 2 端子の整流デバイスであるショットキーバリアダ

イオード(Schottkey Barrier Diode：SBD)、または pn 接合ダイオード(PN Junction Diode)と 3

端子のスイッチングデバイスである電界効果トランジスタ(Field Effect Transistor：FET)、バ

イポーラトランジスタ(Bipolar Junction Transistor：BJT)、サイリスタ(Thristor)、ゲートター

ンオフサイリスタ(Gate Turn off Thristor)、(Insulated Gate Bipolar Transistor)に分類される。同

耐圧のバイポーラデバイスと比較すると、ユニポーラデバイスは電導度変調が生じないた

めオン抵抗が高いという欠点がある。さらに高耐圧の低損失デバイスとしてはバイポーラ

デバイスが用いられ、ユニポーラデバイスは、低耐圧の高速・高周波スイッチング用途に

用いられている。また、シリコンでは高耐圧のショットキー接合を得ることが難しいこと

から、100V を超えるダイオード製品は、pn 接合ダイオードが用いられており、スイッチ時

のリカバリー電流が大きくスイッチング損失の低減が課題となっている。次節において、

パワーデバイス材料として用いられている、半導体について述べる。

1.1.2 半導体材料

固体材料は、絶縁体、半導体、導体の 3 つに大別でき、図 1.2 にこれらの内の代表的な物

質の比抵抗ρを示す。

1018

1016

1014

1012

1010

108

106

104

102

100

10-2

10-4

10-6

10-8

比抵抗ρ[Ωcm]

ガラス

酸化ニッケル

ダイヤモンド

溶融石英

ゲルマニウム(Ge)

硫⻩

シリコン (Si)

ガリウム砒素 (GaAs)

ガリウム燐 (GaP)

硫化カドミウム (CdS) ビスマス

⽩⾦

アルミニウム

銅

銀

絶縁体 半導体 導体

9

図 1.2 絶縁体、半導体および導体の比抵抗

溶融石英やガラスといった絶縁体は108～1018Ωcm程度の非常に高い比抵抗を有しており、

アルミニウム(Al)や銀(Ag)のような導体の比抵抗は逆に 10-4~10-6Ωcm の低い値を持ってい

る。半導体の電気伝導度は、これらの間の値を取り、温度、光、磁界、不純物に対して非

常に敏感に変化する。これらの特徴のため、半導体はエレクトロニクスにおけるもっとも

重要な材料の一つになっている。

1.1.3 元素半導体と化合物半導体

1 種類の元素から構成される半導体を、元素半導体、または単に半導体と呼ぶ。表 1.1 に

半導体を構成する元素が属する周期表の一部を示す。

シリコン(Si)やゲルマニウム(Ge)のように 1 種類の元素からなる元素半導体はⅣ族に属

する。1950 年代の初めには Ge が主要な半導体であったが、1960 年代の初めからは Si が主

流な半導体となり、今では実質的にGeにとって代わっている。Siが主に使用される理由は、

室温での動作に優れており、高品質の SiO2 膜が熱酸化によって形成できるからである。ま

た、Si はシリカやシリケートの形で地殻の 25%を形成しており、経済的理由からも Ge より

用いられている。

また、2 種類以上の元素からなる半導体は、化合物半導体と呼ばれており、各種の半導体

デバイスにおいて多数の化合物半導体が利用されている。二元化合物半導体は周期表の 2

Period ColumnⅡ Ⅲ Ⅳ Ⅴ Ⅵ

B C N O

ボロン 炭素 窒素 酸素

Mg Al Si P S

マグネシウム アルミウム シリコン リン 硫⻩

Zn Ga Ge As Se

亜鉛 ガリウム ゲルマニウム 砒素 セレン

Cd In Sn Sb Te

カドミウム インジウム スズ アンチモン テルル

2

5

4

3

表1.1　半導体が属する周期表の一部

10

種類の元素の組み合わせであり、たとえば、GaAs(ガリウムヒ素)はⅢ-V 族化合物であり、

Ⅲ属の Ga と V 族のヒ素からなっている。多くの化合物半導体には Si に無い電気的性質を

持っており、Ⅳ-Ⅳ族化合物半導体の SiC は、後述するが、Si よりも低損失なパワーデバイ

スに応用可能な物性を有している。

1.1.4 ワイドバンドギャップ半導体とパワーエレクトロニクス

半導体デバイス材料にシリコンを用いる限り、その物性値からくるシリコンパワーデバ

イスの性能限界がある。その限界を超えた性能を期待できるのがシリコンカーバイド

(Silicon Carbide：SiC)、窒化ガリウム(Gallium Nitride：GaN)、ダイヤモンドといったワイド

バンドギャップ半導体を用いたパワーデバイスである。図 1.3 にシリコンパワーデバイスの

進捗状況と SiC パワーデバイスの期待される新しい領域を示す。

図 1.3 シリコンパワーデバイスにおける電力容量と動作周波数および SiC パワーデバイス

に期待できる領域

GaN やダイヤモンドにはさらに高い性能が期待できる。これらの半導体によるパワーデ

バイスは、超低損失性、高速性、高温動作というシリコンに比べて高いパフォーマンスを

電⼒

容量

[kVA

]

10-1

100

101

102

103

104

105

10-1 100 101 102 103 104

動作周波数[kHz]

サイリスタ

バイポーラトランジスタ

MOS電界効果トランジスタ

IGBT

GTO

MESFET

SiCパワーデバイスに期待できる領域

11

実現することが出来るので、1990 年代から実現に向けた研究がされてきた。次節にて、半

導体について詳しく述べる。

1.2 炭化ケイ素(SiC)

1.2.1 SiC について

近年、地球温暖化や環境汚染の防止は、人類全体の問題であり、この解決には二酸化炭

素(CO2)を可能な限り排出しないエネルギーの生産技術の開発が不可欠であり、太陽電池の

高効率化や燃料電池の大容量化、水素エネルギーの実用化等の技術開発が世界各国で活発

に行われている。加えて、生産したエネルギーを効率良く輸送・変換する新たな技術の開

発も必要であり、パワーエレクトロニクスは電力の輸送・変換の効率化に大きく貢献する

重要な技術として注目されている。電力の輸送・変換の高効率化達成の鍵を握るのは超低

損失半導体デバイスであり、現在、その開発が各国で精力的に進められている[1]。現在、

半導体デバイスの材料として広く利用されているものにシリコン(Si)やガリウムヒ素(GaAs)

等が挙げられるが、パワーエレクトロニクス分野においては、一般的に Si パワーデバイス

により構成されたインバータやコンバータなどの電力変換装置が使用されている。また、

近年電力消費量の増加が進む情報通信技術分野においても、コンピュータや通信機器の電

源、無停電装置などに Si パワーデバイスが用いられている。しかし、Si を材料とする半導

体デバイスは、その物性値によって制限される性能限界に近づきつつある。したがって、

今後、デバイスの材料を変えずにパワーデバイスの更なる小型化および高速化、高耐圧化

の要求を満足することは本質的に困難となっている。

炭化ケイ素(SiC)や窒化ガリウム(GaN)に代表されるワイドバンドギャップ半導体は、Si

の物性限界を凌駕する次世代パワーデバイス用半導体材料として注目されている。特に SiC

は 1960 年代から注目を集めており、すでに Shockley は SiC の優れた物性を認識し、Si の限

界を打破する高性能デバイス実現の可能性があることを予言していた[2]。しかし、1970 年

代には不純物濃度が低い単結晶を作製する有効な技術が開発されなかったため、その研究

は一時下火となった。1990 年代になると、化学気相成長(CVD：Chemical Vapor Deposition)

法による Si 基板上への 3C-SiC エピタキシャル膜成長技術の開発や、改良昇華法(modified

sublimation method)の進歩に伴う大型 6H-SiC バルク成長により再び注目を集めるようにな

った。SiC に関する結晶成長技術はその後画期的に進展し、近年では大きな結晶の作製、さ

らには不純物やマイクロパイプの低減などにおいて大きな進歩が見られている[3]。一方、

金属-酸化膜-半導体 電界効果トランジスタ(MOS-FET)作製技術においては、理論的にチャ

ンネル移動度を Si と比較して一桁向上させられるなどの理由で超高速電子デバイスとして

の開発も活発に進められ、最近理論限界に近いチャンネル移動度を持った 4H-SiC を用いた

MOS-FET が実現されている[3]。優れた物性を持ちながら SiC は自然界で大量に存在する無

害な元素により構成されているので環境に優しい材料であることも大きく注目されている

12

一因である[3]。以上のような、材料物性およびエピタキシャル膜成長の高速化や高品質化

[4]、パワーデバイス作製プロセスの観点から、SiC は近い将来実現可能な次世代パワーデバ

イス半導体材料として最も有力な材料であると期待できる[5,6]。

SiC は天然に存在しない化合物半導体であり、大気圧下では融解せず、約 2000～2200 ℃

以上の高温で昇華するという熱的安定性を有している。また、SiC は共有結合結晶であり、

同一の組成で c 軸方向に対して多様な積層ルールを持った結晶多形を形作る。その結晶多形

は 200 種類以上も確認されているが、発生確率が高い結晶多形として 3C-、4H-、6H-SiC が

挙げられる。この表記法においては、最初の数字は積層方向の一周期中に含まれる Si-C 単

一層の数を表し、後の C および H は結晶系の頭文字(C は立方晶、H は六方晶)を表す。図

1.4 に 3C-、4H-、6H-SiC の積層構造の概略図を示す。

図 1.4 3C-、4H-、6H-SiC の積層構造の概略図

図 1.4 において A、B、C の表記は六方最密充填構造における 3 種類の原子の占有位置を

表している。SiC は、各々の結晶多形で禁制帯幅だけでなく、移動度や不純物準位等の物性

が異なる。表 1.2 に代表的な SiC 結晶多形の主な物理的性質を示す。

13

表 1.2 室温における SiC 結晶多形の主な物理的性質[6]

3C-SiC 4H-SiC 6H-SiC

積層構造 ABC ABCB ABCACB

格子定数[Å] 4.36 a=3.09

c=10.08

a=3.09

c=15.12

禁制帯幅[eV] 2.23 3.26 3.02

電子移動度[cm2/Vs] 1000 1000(⊥c)

1200(//c)

450(⊥c)

100(//c)

正孔移動度[cm2/Vs] 50 120 100

絶縁破壊電界[MV/cm] 1.5 2.8 3

飽和ドリフト速度[cm/s] 2.7×107 2.2×10

7 1.9×10

7

熱伝導率[W/cmK] 4.9 4.9 4.9

比誘電率 9.72 9.7(⊥c)

10.2(//c)

9.7(⊥c)

10.2(//c)

表 1.2 において、4H-SiC は電子移動度が高く、禁制帯幅と絶縁破壊電界が大きいこと、

ドナーやアクセプタ準位が比較的浅い事、良質の基板が入手でき、その上に高品質なエピ

タキシャル膜を成長させる事が出来ることから、数多くの結晶多形の中で、現在最もデバ

イス応用に適していると考えられる。また、表 1.3 に 4H-SiC、Si、GaAs、GaN、ダイヤモ

ンドの主な物性値、および技術の現状を示す。

14

表 1.3 4H-SiC，Si，GaAs，GaN，ダイヤモンドの主な物性値，および技術の現状[6]

(○：容易あるいは入手可能、△：可能だが限定される、×：困難) 4H-SiC Si GaAs GaN

ダイヤモン

ド

禁制帯幅

(eV) 3.26 1.12 1.42 3.42 5.47

電子移動度

(cm2/Vs)

1000 1350 8500 1200 2000

絶縁破壊電界

(MV/cm) 2.8 0.3 0.4 3 8

飽和ドリフト速度

(×107cm/s)

2.2 1 1 2.4 2.5

熱伝導率

(W/cmK) 4.9 1.5 0.46 1.3 20

p 型価電子制御 ○ ○ ○ △ △ n 型価電子制御 ○ ○ ○ ○ ×

熱酸化 ○ ○ × × ×

低抵抗ウエハ ○ ○ ○ △

(SiC) ×

絶縁性ウエハ ○ △

(SOI) ○

△ (サファイ

ア)

○

ヘテロ接合 × △ ○ ○ ×

表 1.3 において、バンドギャップを比較すると SiC は Si と比べるとバンドギャップが約

3 倍の 3.26eV であり、可視光に対して透明である。以上のことから SiC はワイドバンドギ

ャップ半導体と呼ばれる所以である。特筆すべき点として、4H-SiC は、絶縁破壊電界が Si

や GaAs の約 10 倍、電子の飽和ドリフト速度が約 2 倍、熱伝導率が約 3 倍と高いことであ

る。GaN は 4H-SiC と同様の優れた物性値を示し、AlGaN や InGaN などの混晶を作製する

ことによってヘテロ接合構造を活用できること、および直接遷移型半導体であるので発光

デバイスに適していることが特長である。一方、SiC は、広禁制帯幅半導体の中では例外的

15

に p、n 両伝導型の広範囲のキャリア濃度制御が比較的容易であること、Si と同様に熱酸化

により絶縁膜(SiO2)が形成できること、および導電性あるいは絶縁性ウエハが作製できるこ

とが特長である。また、SiC の熱伝導率は Si の約 3 倍であり、放熱特性が非常に良いこと

から、SiC デバイスを用いることで冷却システムを簡単化できるという利点もある。さらに、

SiC は優れた電気的性質を持つので，高圧、腐食環境などの厳環境下で動作する微小電子機

械システム(MEMS：Micro Electro Mechanical Systems)の実現に大きな期待が集まっている[7]。

前述の通り、SiC は Si と比較して非常に高い絶縁破壊電界を有しており、Baliga らは、

SiC の高耐圧ショットキーダイオードとパワーMOSFET は極めて優れたオン抵抗を示し、パ

ワー損失を大幅に低減できるので、高耐圧 Si パワーデバイスを完全に置き換えられるとい

うシミュレーション結果を報告している[8]。 SiC パワーデバイスが Si より著しく小さいオ

ン抵抗を示す理由を図 1.5 において簡単に説明する。

図 1.5 SiC、Si 片側階段接合の絶縁破壊電界を印加した時における空乏層内の電界分布

片側階段接合に逆方向耐圧(VB)を印加したときの空乏層内の電界分布は、図 1.2 にように

なり、接合界面の最大電界が、いわゆる絶縁破壊電界(EB)となる。このとき、空乏層幅(WM)

も最大となる。耐圧は直角三角形の面積で示され、

2

MB

B

WEV

×=

となる。SiC では絶縁破壊電界が Si の 10 倍あるので、同耐圧のデバイスを作製した際に、

空乏層幅が 10 分の 1 に抑えられ、この領域のドーピング濃度を 100 倍に出来、結果として

ドリフト領域の抵抗を二桁から三桁小さくできる。これが SiC デバイスの低オン抵抗化で

EB(SiC)

電界

強度[V/cm]

接合からの距離[cm]

EB(Si)

WM(SiC) WM(Si)

SiC

Si

16

きる理由である[6]。したがってオン抵抗低減の要求に関しても SiC は優れた物性値を持っ

ていると断言できる。次節において SiC を用いた MOS 構造について述べる。

1.3 金属・酸化膜・半導体デバイス

1.3.1 金属・酸化膜・半導体(MOS)構造

金属(Metal)・絶縁体(Insulator)・半導体(Semiconductor)構造を略して MIS 構造という。絶

縁体として酸化膜(Oxide)を用いる場合には MOS 構造と呼び、MOSFET の基本構成要素とな

る。図 1.6 に MOS 構造の概略図を示す。

図 1.6 MOS 構造の概略図

図 1.6 において、toxは酸化膜の膜厚である。また金属(ゲート)側にプラスの電圧(以下ゲー

ト電圧という)を印加した場合、V > 0 [V] と取ることにする。

図 1.7 に V=0[V]における n 型半導体の理想 MOS 構造のエネルギーバンド図を示す。

Metal

Oxide

Semiconductor

V

Ohmic Contact

tox

17

図 1.7 n型半導体の理想MOS構造のエネルギーバンド図

ここで、��は金属の仕事関数、��は金属のフェルミ準位、� は半導体の伝導帯の下端、�� は半導体の価電子帯の上端、��は半導体のフェルミ準位、�は半導体の電子親和力、� は真性半導体のフェルミ準位、��はバンドギャップ、���はフェルミ準位�と� の差である。理想MOS構造の定義は次のとおりである。

・� = 0���で半導体のバンドが平坦(フラットバンド条件という)である。言い換えれば、� = 0���において金属と半導体の仕事関数が等しい。図 1.7 から、この条件は次のように書くことが出来る。

��� = � �� + 12�� − ���

・理想MOS構造における絶縁体の抵抗は無限大であり、金属と半導体の間で直流バイアス

下のキャリアの移動は無い。実際のMOS構造は理想のMOS構造化から外れているが、簡

単化のために理想MOS構造について説明する。

図 1.8 に理想�型 MOS 構造における(a)電荷蓄積、(b)電荷空乏、(c)反転状態のエネルギ

EFm

tox

qΦm qΦB

Metal Oxide Semiconductor

qχ

Ec

Ev

Ei

EFs

EgEg/2 qψB

Vacuum Level

18

ーバンド図を示す。

図 1.8(a) 電荷蓄積状態における理想MOSのバンド図

図 1.8(b) 電荷空乏状態における理想MOSのバンド図

EFm

Metal Oxide Semiconductor

Ec

Ev

Ei

EFsV>0

electron

hole

EFm

Metal Oxide Semiconductor

Ec

Ev

Ei

EFs

V

19

図 1.8(c) 反転状態における理想MOSのバンド図

図 1.8 MOS構造におけるエネルギーバンド図

図 1.8 に示すように、印加電圧�によって電荷蓄積、電荷空乏、反転状態の 3 つの状態が現れる。この現象を�型半導体MOS構造の場合について考える。正のバイアスが金属に印加されると、伝導体の下端が下に曲り、伝導体の下端がフェルミ準位に近づく、�は変わらないので、多数キャリアである電子が半導体表面に蓄積する。次に小さい負のバイア

スが印加されると、伝導体の上に上がり、電子は酸化膜と半導体界面で空乏する。これが

電荷空乏状態である。大きな負の電圧を印加すると� が�と交わるようになる。�� < � となると、少数キャリアである正孔の濃度が電子の濃度よりも多くなるので、キャリアの

極性が半導体内部と反対になるので、この表面層を表面反転層と呼ぶ。反転層の内側には

電子濃度の少ない領域、すなわち空乏層が存在している。

1.3.2 表面ポテンシャルと表面電荷

図 1.9に�型半導体の表面付近の詳しいバンド図を示す。

EFm

Metal Oxide Semiconductor

Ec

Ev

Ei

EFs

V

20

図 1.9 n型MOS構造の反転状態における表面付近のエネルギーバンド図

図 1.9に基づいて、表面のポテンシャルと表面電荷の関係を説明する。ポテンシャルは半

導体のバルク内部で 0 とし、� から図るものとする。図 1.9 において、半導体表面では、� = ��であり、�� のことを表面ポテンシャルと呼ぶ。電子濃度�と正孔濃度 はポテンシャルψによって次のように表される。

� = �!"#$%, = !"$%, ' = �/)�*

ここで、�!および !は半導体のバルクでの熱平衡濃度である。ポワソンの方程式、 +,�+-, = −�(/)1�1!

において、電荷として電子、正孔、イオン化ドナー、イオン化アクセプタすべてを考慮す

ると、

�(/) = �(234 −25# + − �)

Oxide Semiconductor

Ec

Ev

Ei

EFsqψs

(ψs>0)qψ qψB

Inv

ers

ion

La

ye

r

De

pre

ssio

n L

ay

er

x direction

21

と書くことが出来る。半導体バルクでは電気的中性条件、

234 −25# = �! − !)

が成立している。これを用いて、上式から234、25#を消去すると次式のようになる。 +,�+-, = − �1�1! 6 !7"#$% − 18 − �!7"$% − 189

常識に+�/+-をかけて、半導体内部から表面へ向けて積分する。

: +�+- ∙ +,�+-, +-

22

例を示す。数値計算は、室温における不純物濃度23 = 1 × 10CLcm#Oの�型の SiC MOSキャパシタに対して行った。図 1.10における依存性の特徴を次の(a)～(e)の 5つの領域に分け

て考察する。

(a) 電荷蓄積領域(�� > 0) �! ≫ !、"#$% ≫ |'� − 1|の近似が成立するので、��は次のようになる。

�� = 21�1!)�*�>3 "- R�|��|2)�*S

(b) フラットバンド条件(�� = 0)

�� = 0

(c) 電荷空乏領域(0 > �� > �� ) この領域では、上式の第 2項、'�が大きくなり、��は次のようになる。

�� = −21�1!>3 �)�*� �

C/,T��

(d) 弱い反転状態

(e) 強い反転状態

弱い反転状態および強い反転状態においては��は次式のようになる。

�� = 21�1!)�*�>3 "- R�|��|2)�*S

1.3.3 MOS構造の静電容量について

上式の Qsをψsで積分するとMOS構造の空間電荷層の容量 CDが求められる。

U3 = V+��+��V =1�>3 W

1 − exp(−'��) + (�!/ !)[exp('��) − 1\?(%]) W

MOS 構造における静電容量 C は空乏層における静電容量 CDと酸化膜における容量 Coxの

23

直列接続で与えられる。

U = U^/U3U^/ + U3

容量 Cのψs依存性を考察する。

まず、電荷蓄積領域(ψs3 "- ����2)�*� ≫ U^/

U ≅ U^/

となる。フラットバンド条件(ψs=0)下では、上式の指数関数を展開して、ψs→0とすると、

U3 = √21�1!/>3

が得られるので、Cの表式は次のようになる。

U = 1^/1!+^/ + (1^//1�)(>3/√2)

さらに、電荷空乏領域と弱い反転領域では次のようになる。

U3 = 1!1�>3 �)�*� �

C/,��#C/, ≪ U^/

U ≅ U3

また、強い反転領域においては、

U3 = 1�1!>3�! ! "- �

���2)�*� ≫ U^/

ただし、ここで次の注意が必要である。強い反転領域の CDはもっぱら反転層内の少数キャ

リアに基づいて現れる容量であるから、少数キャリアの再結合や、少数キャリアの発生に

24

よる Qsの変化がψsの変化に追随できる低周波数帯でのみ、CD≫Coxが成立する。SiO2/Si

系では 5~100Hz以下がこの低周波数帯に相当する。これよりも高周波数帯では空乏層中の

イオン化アクセプタによる容量のみが CDに寄与するので、

U3 = (�251�1!/2)C/,��#C/, ≪ U^/

が成立する。したがって、強い反転領域での Cの表式は次のようになる。

U3 ≅ b U^/ (低周波) (�251�1!/2)C/,��#C/, (高周波)

なお、印加電圧 Vは絶縁体に Vox、半導体側にψsだけ分配され、

� = �̂ / + ��

が成り立つ。

一方、再び強い反転領域について考察すると、印加電圧の増加分は反転層内の少数キャ

リア濃度の増加に費やされ、ψsは 2ψBを超えるとほとんど増加しなくなる。したがって、

空乏層の幅WもψB≅2ψBで最大値Wmaxをとる。

以上より、

U� = 1�1!/c�d/ = ��251�1!2 �C, (2��)#C/,

が成り立つので、Wmaxは次のように求められる。

c�d/ = �41�1!���25 �C,

図 1.10にMOS構造の静電容量 Cの電圧(表面ポテンシャル)依存性を模式的に示す。

25

図 1.10 MOS構造の静電容量 Cの電圧依存性

1.3.4 界面準位によるアドミッタンスとコンダクタンス

MOS構造における半導体と酸化膜界面に界面準位が存在する。この界面準位の交流電流

への寄与について考察する。

交流電界が印加されると、界面準位は伝導体や価電子帯と一緒に上下する。一方で、フ

ェルミ準位は変化しないので、界面準位によるキャリア捕獲や放出が発生して、交流電流

に影響を与える。

印加電圧 V(t)によって誘起される全電荷密度 QTは、

�f = �� + ��� + �g

と書くことが出来る。

ここで、Qsは今まで述べてきた表面電荷密度、Qssは表面準位の電荷密度、Qfは絶縁体中

の固定電荷密度である。Qfは交流電流には直接寄与はしない。上式を時間 tで微分すると、

交流電流 iTが得られる。

hf(i) = h�(i) + h��(i)

1.0

0.8

0.6

0.4

0.2

0

C/C

ox

V [V]

0-V +V

CFB

Cm

低周波

高周波

26

h�(i) = +��+��+��+j = U3 +��+j

ここで、表面ポテンシャルを直流成分と交流成分に分け、

��(i) = ��! + k��

k�� = l"mni

と書くと、is(t)の表式として次式が得られる。

h�(i) = hoU3k��

一方、界面準位によるアドミッタンスを Ysとすると、

h��(i) = p�k��

と書くことが出来る。Ysの表式は後で示す。全交流電流は、次のようになる。

hf(i) = (qoU3 + p�)k��

また、印加電圧 Vは半導体と酸化膜に分圧されているので、

� = �� + �f/U^/

が成立する。時間 tで微分すると、

qok� = qok�� + hf/U^/

となるから、次式が得られる。

k� = hf(i) � 1qoU^/ +1qoU3 + p��

さて、密度がNssで、単一の界面準位によるアドミッタンス Ysの表式をショックレー・リ

ード(Shockley-Read)模型に基づいて求めてみる。n 型半導体を考える。界面準位による電

27

子の捕獲率 R(t)と放出率 G(t)は次のように求められる。

r(i) = 2��sG61 − t(i)9��(i)

u(i) = 2��"Gt(i)

ここで、cn は電子の捕獲確率、en は電子の放出定数、ns は半導体表面の電子濃度である。

f(t)はフェルミ・ディラックの分布関数であり、[1-f(t)]が界面準位に電子が存在しない確率

を表している。

正味の交流電流密度は、電荷 q を R(t)と G(t)の式へ掛け、引き算をすれば次のように求

められる。

h��(i) = �2��vsG61 − t(i)9��(i) − "Gt(i)w

今、f(t)と ns(t)を直流成分と交流成分に分け、

t(i) = t! + kt

��(i) = ��! + k��

として、iss(t)の式へ代入し、微小量δf、δnsの 1次までの近似をとる。

熱平衡状態では iss(t)=0なので、

"G = s���!�(1 − t!)/t!�

が成り立つ。これによって、enを消去すると、iss(t)の式は次のようになる。

h��(i) = �2��[sG�(1 − t!)k�� − (��!/t!)kt�\

δfは次のようにして求めることが出来る。

界面準位の電荷密度は qNssfとも考えられるので、それを tで微分し、

h��(i) = �2�� +t+j = qo�2��kt

上記 iss(t)の二つの式からδfを求めると、次式が得られる。

28

kt = t!(1 − t!)k����!(1 + qot!/sG��!)

一方、ns0は、

��! = �"- x�(�� − ��))�* y

で与えられる。niは真性半導体の電子密度である。これから、

k�� = �)�*��!k��

が得られる。δfとδnsの式を iss(t)の式へ代入すると、

h��(i) = p�k��

p� = qo �,)�* ∙2��t!(1 − t!)1 + qot!/sG��!

が得られる。今、

U� = �,)�*2��t!(1 − t!)

z = t!sG��! = U�r�

によって、界面準位の容量と抵抗を定義すると、

p� = 1(qoU�)#C +r�

となるから、Ysは Cs-Rsの直列接続アドミッタンスである。δVの式と合わせて考えると

MOS構造の等価回路は図 1.11のようになる。

29

図 1.11 MOS構造の界面準位を考慮した等価回路

また、MOS構造の等価回路をアドミッタンスだけでなく、コンダクタンス Gp を用いて表

したときを考える。

Ysの式を書き換えると、

p� = U�o,z1 + o,z, + qo U�1 + o,z,

上式において、第 1 項がコンダクタンス、第 2 項が j×(サセプタンス)を表している。δV

の式と合わせて、考えると次式が得られる

U{ = U3 + U�1 + o,z,

u{o = U�oz1 + o,z,

Gp/ωの式は、次のことを示している。

コンダクタンス Gpを測定し、Gp/ωをωτに対して描くと、ωτ=1において Gp/ωが最

大を取り、最大点における Gp/ωの値は Cs/2 を与える。したがって、Gp の測定は界面準

位の特性の決定に非常に有用である。コンダクタンスを測定して界面準位の同定を行う手

Cox

CD Cs

Rs

30

法を一般的にコンダクタンス法という。

図 1.12にコンダクタンスを用いて描いたMOS構造の等価回路を示す。

図 1.12 コンダクタンスを用いて描いたMOS構造の等価回路

1.4 放射線照射効果

1.4.1 半導体デバイスに誘起される放射線照射効果について

パワーデバイスの信頼性向上のためには、パワーデバイスの放射線照射効果に関する知

見を明らかにすることが信頼性の担保を保つ上で重要である。一般的に、放射線環境以下

で動作する半導体デバイスでは、はじき出し損傷 (Displacement Damage Dose : DDD) 効果、

累積線量 (Total Ionizing Dose : TID) 効果、シングルイベント効果(Single Event Effects : SEEs)

の放射線照射効果が発生することが知られている[9-11]。以下にそれぞれの放射線照射効果

について説明する。

DDD 効果は、多量の放射線が入射し、半導体結晶を構成する原子がその定常位置からは

じき出されることによって引き起こされる。はじき出された原子および空格子点は、欠陥

準位を形成する。その数は半導体材料の種類、放射線の種類およびエネルギーに強く依存

する。一般的に、重荷電粒子、電子、光子といった順で損傷が大きくなる。しかしながら、

いずれの場合によっても一つの放射線が結晶原子をはじき出したことによる欠陥準位が原

因となって、はじき出し損傷効果が現れる訳ではない。はじき出し損傷効果によるデバイ

Cox

Cp

Gp

31

スの特性劣化が現れるまでには、多量の放射線によるはじき出し損傷が必要となる[9]。

TID 効果は、多量の放射線が MOS 構造に代表されるような絶縁膜を有するデバイスに入

射し、その電離作用によってデバイスの特性が劣化する現象を言う。電離によって酸化膜

などの絶縁膜中において電子正孔対が発生する。たとえば、二酸化シリコン等の酸化膜中

における電子の移動度は、正孔の移動度と比較して大きく、電子正孔対生成後、電子は速

やかに酸化膜外へ取り除かれる。取り除かれる過程において、シリコンと二酸化シリコン

の界面に存在する界面準位に捕獲されることによって、酸化膜捕獲電荷と呼ばれる固定正

電荷が形成される。形成された固定正電荷は、半導体素子の諸特性を劣化させる。具体的

には、MOS-FET の閾値電圧シフトや移動度の変調が挙げられる[10]。

SEEs は、パワーデバイス信頼性向上において最も懸念されている放射線照射効果である。

SEEs は 1 個の高エネルギー重イオンが半導体デバイス内部に入射した際に、電離によって

発生する高密度の電子-正孔対が原因で、半導体デバイスの故障や誤作動を引き起こす現象

である[11]。MOS デバイスにおける SEEs の一つに、重イオン 1 個がデバイスに入射するこ

とによって、ゲート酸化膜が破壊される現象(Single Event Gate Rupture：SEGR)が報告されて

いる[12]。SEGR は宇宙や原子力のような特殊な放射線環境だけではなく、宇宙線由来の中

性子線によって、地上で通常用いられる Si-MOS デバイスにおいて発生することが知られて

おり、大きな問題となっている[13]。

1.5.2 放射線環境の違いによる放射線照射効果の分類について

図 1.13 に宇宙における放射線環境について示す。

図 1.13 宇宙環境における放射線

太陽 太陽フレア放射線ProtonX-rayHeavy ion

地球

補足放射線帯(ヴァン・アレン帯)ProtonElectron

超新星

銀河宇宙線Protonα-rayHeavy ion

人工衛星

32

地球上や宇宙において動作する半導体デバイスは、電子線、中性子線、重イオン等の放

射線に曝されている。宇宙環境においては、半導体デバイスは太陽からの太陽フレア放射

線、銀河宇宙線などに曝されている。太陽フレアとは、太陽の温度と密度が局所的に上昇

し、高温プラズマを発生させる現象である。太陽フレアは一般的に、数分から数時間継続

する。その間に重荷電粒子や電子線、陽子線が放出される。太陽フレア放射線とは突発的

に起こる太陽フレアに伴い放出されるこれらの放射線を指している。銀河宇宙線は太陽系

外から飛来する高エネルギー放射線である。銀河宇宙線に含まれる放射線は、惑星間にお

ける陽子線や電子線、またはホウ素、炭素、酸素、ケイ素等の荷電粒子が挙げられ、核子

あたりのエネルギーにして、1MeV/nucleon~1010eV/nucleon もの高いエネルギーを持ってい

る。銀河宇宙線の存在は、銀河宇宙線 1 個が地球の大気と衝突することで発生した大量の 2

次粒子線を地球上の粒子検出器により確認された。図 1.14 に銀河宇宙線がもたらす 2 次粒

子シャワーの概略図を示す。

図 1.14 銀河宇宙線により発生する 2 次粒子シャワーの概略図

図 1.14 において、2 次粒子シャワーは高エネルギー中性子、陽子、中間子、電子、ガン

マ線を含んでいる。また、図 1.14 にて発生する高エネルギー中性子線および電子線のフラ

ックスと、フラックスに対応するエネルギーを図 1.15 に示す。

1次粒子(銀河宇宙線)

中性子陽子

ガンマ線

電子線

中性子

陽子

中間子

33

図 1.15 銀河宇宙線により発生した中性子線(実線)および電子線(点線)の地球上で観測した

フラックスと運動エネルギーの関係[9]

また、図 1.16 に 100MeV/nucleon~1GeV/nucleon までの銀河宇宙線および太陽フレアにおけ

る荷電粒子の化学組成比を示す。

図 1.16 銀河宇宙線および太陽フレアにおける荷電粒子の化学組成比

(実線は太陽フレア、破線は銀河宇宙線における荷電粒子の化学組成比を示している。)

34

図 1.16 において、荷電粒子の化学組成比は、炭素を 100 として基準にしている。銀河宇宙

線における荷電粒子の組成が、太陽フレアと似ていることが分かる[9]。

以上のように説明した放射線が地上で動作するデバイスに入射する概略図を図 1.17 に示

す。

図 1.17 地球上において動作するデバイスに放射線が入射する過程

地球上において動作するデバイスに放射線が入射し、デバイスの動作に影響を与える過

程について説明する。図 1.14 で説明したように、超新星から来るような高エネルギー銀河

宇宙線が、地球の大気と衝突することにより、高エネルギー中性子線が発生する。図 1.15

で示したような高い密度を持った高エネルギー中性子線が、地球上で動作するデバイスに

入射し、デバイス内部の材料をはじき出すことで 2 次イオンが発生する。その 2 次イオン

が、デバイス内部で大量の電子正孔対を発生させ、デバイスの誤動作を引き起こすといっ

た過程である。

表 1.4 に宇宙環境における放射線の種類と放射線のフルエンス、エネルギー、半導体に及

ぼす影響について示す。

Galactic cosmic rays

地球Neutrons

Gate metal

Insulator

Back contact

4H-SiC

Electron

hole

Secondary ion

人工衛星

35

表 1.4 宇宙環境における放射線

1.5 研究目的

本研究では、主として SiC MOS デバイスを対象とした SEGR に関する機構解明を目的と

する。ターゲットに用いる SiC MOS デバイスは、MOS キャパシタである。対象とする放射

線は、銀河宇宙線を想定した高エネルギー重イオンと、地上において高エネルギー中性子

線がはじきだした重イオンである。これらの重イオンを用いて宇宙環境および地球上で発

生しうる SEGR を想定した実験を行う。

これまでの Si MOS デバイスにおける SEGR に関する報告は、Si の MOS キャパシタまた

は縦型 MOSFET のゲート酸化膜やソース・ドレイン領域へ重イオンを照射し、酸化膜がブ

レークダウンを発生したときの絶縁破壊電界を測定したものが多い[14]。加えて、絶縁破壊

電界を重イオンが半導体材料へ単位長さあたりに与えるエネルギー(Liner Energy Transfer：

LET)に対してプロットし、絶縁破壊電界の LET 依存性について議論をしている。Wrobel お

よび Sexton らは、ブロードビームを照射した Si MOS キャパシタにおける絶縁破壊電界の

LET 依存性について報告している[12][19]。図 1.15 に、Sexton らが報告している Si MOS キ

ャパシタにおける Ecr の LET 依存性を示す。

フルエンス エネルギー

m2/secSr eV TID、DDD SEE

電子 1011 104~6 ○ ー

陽子 1011 105~8 ○ ー

アルファ線 109 106 ー ○

電子 106 107 ー ー

陽子 108 107 ○ ー

アルファ線 107 107 ー ー

Fe 103 107 ー ー

C 104 107 ー ー

電子 10-3 105 ー ー

陽子 10-1 106~20 ー ー

アルファ線 10-3 106~20 ー ○

Fe 10-5 106~20 ー ○

C 10-4 106~20 ー ○

捕捉放射線帯

太陽フレア放射線

銀河宇宙線

放射線の種類半導体に及ぼす影響

36

図 1.15 Si MOS キャパシタにおける Ecr の LET 依存性[19]

図 1.15 において、横軸は重イオンの Si バルクにおける LET であり、縦軸は絶縁破壊電界

の逆数をプロットしている。Sexton らは、Si MOS キャパシタにおける絶縁破壊電界の逆数

が LET に対して、直線的に変化することを報告しており、加えて、ゲート酸化膜厚の依存

性についても述べており、酸化膜厚が薄くなるほど、SEGR 耐性が向上することを結論付け

ている[19]。また、Wheatley や Titus らは、縦型の Si MOSFET における絶縁破壊電界の LET

依存性について報告しており、Si MOS キャパシタ同様、絶縁破壊電界の逆数が、LET に対

して直線的に変化することを報告している。図 1.16 に Wheatley らが報告している、Si

MOSFET における絶縁破壊電界の LET 依存性を示す[14]。

0 20 40 60 80 1000.05

0.10

0.15

0.20

0.25

tox

=18 nm

tox

=12 nm

tox

=6 nm

Cri

tica

l e

lect

ric

fie

ld (

Ecr

)[M

V/c

m]

LET [MeV·cm2/mg]

37

図 1.16 縦型 Si MOSFET における Ecr の LET 依存性[14]

以上のような Si MOS デバイスにおける SEGR に関する知見は報告されているが、SiC MOS

デバイスにおける SEGR に関する報告はまだ無い。また、SEGR は宇宙のような特殊な放射

線環境だけではなく、宇宙線由来の中性子線によって，地上で通常用いられる Si MOS デバ

イスにおいても発生することが知られており、大きな問題となっている。加えて、これま

での Si MOS デバイスの研究では、デバイス内部における電界強度が高いほど SEGR が発生

しやすいことが知られており、従来に比べ 10 倍の電界強度で用いる SiC MOS デバイスにお

いて SEGR の発生機構を解明することは、信頼性の向上に必要不可欠であるといえる[14]。

しかし、前述のとおり SiC MOS デバイスの SEGR に関するデータや知見は皆無に等しく、

SiC MOS デバイスにおける SEGR の詳細な評価が必要とされる。以上のことから、本研究

では SiC MOS デバイスにおける SEGR が発生する絶縁破壊電界を測定することで、絶縁破

壊電界の LET 依存性について調べ、SEGR に対する耐性および発生機構についての知見を

詳細に得ることで、SiC MOS デバイスの高エネルギー重イオンに対する耐放射線性を明ら

かにすることを目的とする。

0 20 40 60 80 1000.05

0.10

0.15

0.20

0.25

0.30

tox

=50 nm

Cri

tica

l e

lect

ric

fie

ld (

Ecr

)[M

V/c

m]

LET [MeV·cm2/mg]

38

第 2 章 実験

2.1 試料の作製

本研究で用いた 4H-SiC MOS キャパシタの作製方法について以下に示す。本実験で用いた

基板は、n タイプの 4H-SiC 基板である。不純物濃度は 2×1016/cm3 程度である。8°のオ

フ角を設けた n タイプの 4H-SiC 基板の Si 面上に、厚さ 4.9 および 20µm のエピタキシャル

膜を産業総合研究所において成長した基板を用いた。

(1) ウエハダイシング

用いたウエハは Si 面および C 面の両面を鏡面研磨しているので、Si および C 面を判別

するため、C面側にダイヤモンドペンでマーキングし、ダイシングを行った。図 2.1にウエ

ハをダイシングの概略図を示す。図 2.1に、2インチの 4H-SiC ウエハをダイシングマシー

ンによって 10mm×10mmにダイシングした概略図を示す。

図 2.1 ウエハダイシング

(2) 有機溶剤によるウエハの洗浄

ダイシング後の 10mm×10mm 角ウエハに付着したゴミを除去するため、有機溶剤による

超音波洗浄を行った。アセトン、エタノール、純水によってそれぞれ 10 分間超音波洗浄を

行った。

(3) 酸溶液によるウエハの洗浄

ウエハに付着した金属汚れを除去するため、王水により 5 分間洗浄を行った。洗浄後、

純水により 30 秒間、4 回のすすぎを行った。

10m

m

10mm

39

(4) フッ酸によるウエハの洗浄

ウエハに自然に成長した酸化膜を除去するため、フッ酸により 5 分間洗浄を行った。50%

のフッ酸を水で 10%まで希釈し、洗浄後、純水により 30 秒間、4 回に渡ってすすぎを行っ

た。

(5) フィールド酸化膜の成長

MOS キャパシタを作製し、基板へのボンディングを行った際に、ボンディングによる電

流のリークを防ぐため、基板にフィールド酸化を行った。酸化炉を 1100℃の温度に保った

まま、酸化炉内に酸素と水素を 1：1 [l/min]の割合で流して水蒸気雰囲気を作った。酸化

炉内に試料導入後、180 分間、水蒸気酸化を行った。図 2.2 にフィールド酸化後の試料断面

の概略図を示す。図 2.2 に示すように、ウエハの Si 面上へフィールド酸化膜を成長させた。

この時のフィールド酸化膜厚は、フッ酸で局所的にエッチング後、Dektak により測定し、

180nm であった。

図 2.2 フィールド酸化後の試料断面

(6) フォトレジスト塗布

フィールド酸化膜を局所的にエッチングするため、フィールド酸化膜上へポジ型フォト

レジスト溶液をスピンコーターにより塗布した。図 2.3 にポジ型フォトレジスト溶液を塗布

した際の試料断面の概略図を示す。

図 2.3 フォトレジスト溶液塗布後の試料断面

スピンコートの条件は、500 rmp を 5 秒間、4000 rpm を 25 秒間である。

SiO2

4H-SiC

180nm

PhotoresistSiO2

4H-SiC

40

(7) プリベーク

フォトレジスト溶液を固めるため、オーブン中において 110℃、10 分間、プリベークを行っ

た。

(8) フォトレジスト膜の露光

ゲート酸化膜の領域におけるフォトレジストを除去するため、試料にフォトマスクをか

け、紫外線光源による露光を行った。図 2.4 に露光後における試料断面の概略図を示す。露

光条件は 30 秒間である。

図 2.4 露光後における試料断面

(9) 現像

ゲート酸化膜の領域におけるフォトレジストを除去するため、現像液によって露光した

フォトレジスト膜の除去を行った。図 2.5 に現像後の試料断面における概略図を示す。現像

液は NMD3 であり、60 秒間 NMD3 によって現像を行った後、水により 30 秒間、4 回のす

すぎを行い、露光部分を除去した。

図 2.5 現像後における試料断面

(10) ポストベーク

試料をウェットエッチングする前準備として、フォトレジスト膜を焼き固めるため、

150℃、2 時間オーブンでポストベークを行った。

Exposed region

PhotoresistSiO2

4H-SiC

SiO2

4H-SiC

Photoresist

41

(11) SiO2 エッチング

ゲート酸化膜の領域におけるフィールド酸化膜を除去する為、SiO2 膜のエッチングを行

った。図 2.6 に SiO2 膜エッチング後の試料断面の概略図を示す。

図 2.6 SiO2 膜エッチング後の試料断面

(12) フォトレジスト膜の剥離

SiO2エッチング後、100℃のフォトレジスト膜剥離液(Hakuri 10)によってフォトレジスト

膜を剥離した。図 2.7 にフォトレジスト膜剥離後の試料断面の概略図を示す。

図 2.7 フォトレジスト膜剥離後の試料断面

(13) ゲート酸化

Si MOS デバイスにおけるゲート酸化膜の品質は、酸化プロセスに依存することが知られ

ている[15-20]。また、ドライ酸化プロセスによって作製されたゲート酸化膜の絶縁破壊電

界(Ecr)は、ウェット酸化プロセスによって作製されたゲート酸化膜よりも高いことが知られ

ている。しかしながら、福田らは、SiC MOS-FET において、ドライ酸化プロセスによって

作製したときの電界効果移動度は、ウェット酸化プロセスによって作製した場合よりも低

いことを報告している[21]。加えて、Ecr の膜厚依存性については、Arnold らによって報告

されており[22,23]、酸化膜厚が薄い方がより高い Ecr を示すことが知られている。以上のこ

とから、本研究では、酸化条件の異なる 3 種類のゲート酸化膜を形成し、それぞれの試料

に対して、SEGR 耐性を評価した。図 2.8 にゲート酸化膜の形成条件を示す。

PhotoresistSiO2

4H-SiC

SiO2

4H-SiC

42

図 2.8 ゲート酸化膜の形成条件

図 2.8 に示すように、ウェット酸化プロセスで形成したゲート酸化膜は、1100℃において

60 分および 10 分間、水蒸気中で酸化を行った。水蒸気酸化後、アルゴン雰囲気中において

60 分かけて 1100℃から 900℃へ冷却し、その後 15 分間 900℃で水蒸気酸化を行った。また、

ドライ酸化プロセスで形成したゲート酸化膜は、1180℃において 240 分間、乾燥酸素中で酸

化を行った。図 2.9 にゲート酸化膜成長後の試料断面の概略図を示す。

図 2.9 ゲート酸化膜形成後における試料断面

(14) フォトレジスト塗布

ゲート電極を蒸着させるため、試料上へフォトレジスト溶液をスピンコーターにより塗

布した。図 2.10 にゲート酸化後フォトレジスト溶液を塗布した際の試料断面の概略図を示

す。

図 2.10 ゲート酸化後フォトレジスト溶液を塗布した試料断面

0 30 60 90 120 150 180 210 240 270

900

1000

1100

1200O

2 =1 [L/min]

16.8 nm

72.5 nm

70.0 nmAr =1 [L/min]

H2 : O

2 = 1 : 1 [L/min]

H2 : O

2 = 1 : 1 [L/min]

Te

mp

era

ture

[oC

]

Time [min]

SiO2

4H-SiC

SiO2

4H-SiC

Photoresist

43

スピンコートの条件は、500 rpm を 5 秒間、4000 rpm を 25 秒間であり、ゲート電極をよ

り簡単にリフトオフさせるため、上記の条件で 2 回スピンコートを行った。フォトレジス

ト膜が厚くなることで、リフトオフがより簡単になるためである。

(15) プリベーク

フォトレジスト溶液を固めるため、オーブン中において 110℃、10 分間、プリベークを行

った。

(16) フォトレジスト膜の露光

ゲート電極における領域のフォトレジストを除去するため、試料にフォトマスクをかけ、

紫外線光源による露光を行った。図 2.11 に露光後における試料断面の概略図を示す。露光

条件は 30 秒間である。

図 2.11 ゲート電極領域露光後における試料断面

(17) 現像

ゲート電極領域におけるフォトレジストを除去するため、現像液によって露光したフォ

トレジスト膜の除去を行った。図 2.12 にゲート電極領域現像後の試料断面における概略図

を示す。60 秒間 NMD3 によって現像を行った後、水により 30 秒間、4 回のすすぎを行い、

露光部分を除去した。

図 2.12 ゲート電極領域露光後における試料断面

PhotoresistSiO2

4H-SiC

Exposed region

SiO2

4H-SiC

Photoresist

44

(18) ゲート電極蒸着

ゲート電極領域にアルミニウムの蒸着を行った。アルミニウムを真空度 2×10-7 Torr のチ

ャンバー内で抵抗加熱により蒸着した。アルミニウムの膜厚が 120nm になるように膜厚計

で厚みを測定しながら蒸着を行った。図 2.13 にゲート電極蒸着後における試料断面の概略

図を示す。

図 2.13 ゲート電極蒸着後における試料断面

(19) ゲート電極のリフトオフ

ゲート電極蒸着後、ゲート電極領域以外のアルミニウムを除去するため、120℃のフォト

レジスト剥離液により、フォトレジスト膜およびアルミニウム膜を局所的に除去した。図

2.14 にアルミニウム膜除去後の試料断面の概略図を示す。

図 2.14 フォトレジスト膜およびアルミニウム膜除去後の試料断面

(20) フォトレジスト塗布

基板裏面に裏面電極を蒸着させる前準備として、基板表面を保護するため、試料上へフ

ォトレジスト溶液をスピンコーターにより塗布した。図 2.15 にゲート作成後フォトレジス

ト溶液を塗布した際の試料断面の概略図を示す。

PhotoresistSiO2

Al

4H-SiC

Al SiO2

4H-SiC

PhotoresistAl SiO2

4H-SiC

45

図 2.15 ゲート電極蒸着後フォトレジスト溶液を塗布した試料断面

スピンコートの条件は、500 rpm において 5 秒間、4000 rpm において 25 秒間であった。

(21) ポストベーク

裏面の酸化膜をウェットエッチングする前準備として、フォトレジスト膜を焼き固める

ため、150℃、2 時間オーブンでポストベークを行った。

(22) 裏面酸化膜の除去

裏面に電極を作製するため、裏面酸化膜のウェットエッチングを行った。フッ酸(HF)：フ

ッ化アンモニウム(NH4F)＝1：5 の割合で配合し、120 秒間エッチングを行った。エッチン

グ後、水により 30 秒間、計 4 回すすぎを行った。

(23) 裏面電極の蒸着

裏面酸化膜をエッチングした後、裏面へアルミニウム電極を蒸着した。図 2.16 に裏面電

極蒸着後の試料断面の概略図を示す。裏面電極の膜厚は膜厚計の読みから 120nm であった。

図 2.16 裏面電極蒸着後の試料断面

(24) フォトレジスト膜の除去

SiO2エッチング後、100℃の Hakuri 10 によってフォトレジスト膜を剥離した。図 2.17 に

裏面電極を蒸着し、フォトレジスト膜を除去した後の試料断面の概略図を示す。

図 2.17 フォトレジスト膜を除去した後の試料断面

PhotoresistAl SiO2

4H-SiC Back contact

Al SiO2

4H-SiC Back contact

46

Hakuri 10 によってフォトレジスト膜を剥離後、2 プロパノール、エタノール、H2O によ

って各 3 分間、洗浄を行った。

(25) C-V特性測定

フォトレジスト膜除去後、ゲート電極と裏面電極間の電圧-容量(C-V)特性を測定し、蓄積

側の最大容量から、ゲート酸化膜の膜厚を計測した。図 2.18 に作製した n 型 4H-SiC MOS

キャパシタの代表的な 1MHz にて測定した C-V 特性を示す。

図 2.18 作製した n 型 4H-SiC MOS キャパシタの C-V 特性

図 2.18 において、縦軸は最大の容量 C0 で規格化されている。C-V 特性の測定結果から、

ゲート酸化膜の膜厚の平均値および標準偏差は、16.8±0.2 nm (ウェット酸化)、72.5±12.5 nm

(ウェット酸化)、70.0±5.0 nm (ドライ酸化)であった。フラットバンド電圧のシフト(⊿VFB)

の平均値はそれぞれ、2.07、5.17、25.1V であった。

(26) 裏面へのフォトレジスト塗布

試料の C-V 特性測定後、ボンディングパッドを作製した。まず、酸化膜エッチング中に

裏面電極を酸化させないため、フォトレジスト膜を用いて裏面電極を保護した。スピンコ

ートの条件は、500rpm を 5 秒間、4000rpm を 25 秒間であった。図 2.19 に裏面へフォトレジ

スト溶液塗布後の試料断面の概略図を示す。

-10 0 10 20 30 400.0

0.2

0.4

0.6

0.8

1.0

C/C

0

Gate Voltage [V]

Wet (16.8 nm)

Wet (72.5 nm)

Dry (70.0 nm)

47

図 2.19 裏面へフォトレジスト溶液塗布後の試料断面

(27) ポストベーク

裏面へフォトレジスト膜を塗布後、オーブンで 150℃、2 時間の条件でポストベークを行

い、フォトレジスト膜を固めた。

(28) フォトレジスト塗布

ポストベーク後、ボンディングを行うためのボンディングパッドを作製した。まず、基

板表面へフォトレジスト溶液を塗布した。スピンコートの条件は、500rpm を 5 秒間、4000rpm

を 25 秒間行った。また、ボンディングパッドを簡便に剥離するため、フォトレジスト膜の

スピンコートを上記条件で 3 回行い、フォトレジスト膜を厚く塗布した。図 2.20 にフォト

レジスト溶液を塗布した後の基板断面の概略図を示す。

図 2.20 フォトレジスト溶液を塗布した後の基板断面

(29) フォトレジスト膜の露光

ボンディングパッド領域のフォトレジストを除去するため、試料にフォトマスクをかけ、

紫外線光源による露光を行った。図 2.21 に露光後における試料断面の概略図を示す。露光

条件は 30 秒間である。

Al SiO2

4H-SiCBack contact

Photoresist

Al SiO2

4H-SiCBack contact

Photoresist

48

図 2.21 ゲート電極領域露光後における試料断面

(30) 現像

ボンディングパッド領域におけるフォトレジスト膜を除去するため、現像液によって露

光したフォトレジスト膜の除去を行った。図 2.22 にボンディングパッド領域現像後の試料

断面における概略図を示す。60 秒間 NMD3 によって現像を行った後、水により 30 秒間、4

回に渡ってすすぎを行い、露光部分を除去した。

図 2.22 ゲート電極領域露光後における試料断面

(31) ボンディングパッドの蒸着

現像後、ボンディングパッドの蒸着を行った。図 2.23 にボンディングパッド蒸着後の試

料断面の概略図を示す。裏面電極の膜厚は膜厚計の読みから 200nm であった。

図 2.23 ボンディングパッド蒸着後の試料断面の概略図

(32) リフトオフ

ボンディングパッド蒸着後、150℃の Hakuri 10 によってボンディングパッド以外のアル

ミニウム膜を剥離した。図 2.24 に試料完成後の試料断面の概略図を示す。

Exposed RegionAl

PhotoresistSiO2

4H-SiC Back contact

PhotoresistAl SiO2

4H-SiC Back contact

Al SiO2

4H-SiC

Photoresist

49

図 2.24 試料完成後の試料断面の概略図

Hakuri 10 によってアルミニウム膜を剥離後、2 プロパノール、エタノール、H2O によっ

て各 3 分間、洗浄を行った。

試料完成後、ブレードダイシングによって 10mm×10mm の基板をダイシングし、SiC MOS

キャパシタ 1 つずつに分割した。図 2.23 に(a)作製した SiC MOS キャパシタの光学顕微鏡像

および(b)断面図の概略図を示す。

Al SiO2

4H-SiC

50

(a) 作製した試料の光学顕微鏡像

(b) 作製した試料断面の概略図

(c)

図 2.23 (a)作製した SiC MOS キャパシタの光学顕微鏡像および

(b)断面図の概略図

2.2 試料の取り付けと測定回路

作製した SiC-MOS キャパシタへイオンを照射しながら、直流電流を測定するため、真空

装置外が 2 端子を取り出すことが可能なチップキャリアへ試料を取り付けした。図 2.24 へ

チップキャリアの概略図を示す。

Al contact

SiO2

epi layer

Al contact4H-SiC

51

図 2.24 試料を取り付けしたチップキャリアの概略図

チップキャリアの基板にはアルミナまたは、樹脂基板のものを用いた。基板上に金、ま

たは銅のマイクロストリップラインが張り付けられている。銀ペーストによって取り付け

られた試料とマイクロストリップラインを超音波工業社製の超音波ワイヤーボンダー

(ULTRASONIC WIRE BONDER)を用いて結線した。使用したワイヤ材料はアルミニウムで

あり、アルミワイヤの直径は 30μm である。図 2.25 にボンディング後のチップキャリアの

概略図を示す。

図 2.25 ボンディング後のチップキャリアの概略図

放射線入射時における直流電流を測定するため、ボンディング後、チップキャリアをサン

Au or Cu strip line

Al2O3 or Epoxy

10

mm

1 mm

10 mm

20 mm

1 mm

Strip line

Chip carrier

Sample Bonding Wire

52

プルホルダに取り付けた。チップキャリア取り付け前後のサンプルホルダの概略図を図 2.26

に示す。

図 2.26 サンプルホルダの概略図

(b) チップキャリア取り付け前

(c) チップキャリア取り付け後

図 2.26 において、チップキャリアを専用のチップキャリアホルダに取り付けることで、

マイクロストリップラインから、SMA(Sub Miniature Type-A)コネクタに変換する。変換には

SMA の変換が可能なレセプタクルを使用した。チップキャリアホルダには、マイクロビー

ム形成時に使用する銅メッシュとシンチレーションチップを取り付けている。

Cu meshScintillation chip

SMA Connector

(a) チップキャリア取り付け前

(b) チップキャリア取り付け後Chip carrier

53

2.3 重イオンビーム照射について

本実験は、日本原子力研究開発機構(Japan Atomic Energy Agency：JAEA)の高崎量子応用

研究所(以下、原研高崎)のイオン照射研究施設(Takasaki Ion Accelerators for Advanced

Radiation Application: TIARA)および、東北大学のサイクロトロン・ラジオアイソトープセン

ターにおいて行った。重イオンを用いたシングルイベントに関する照射試験方法には、一

般的に 3 つの手法が挙げられる。図 2.6 に一般的なイオン照射手法を示す。

図 2.27 一般的な重イオン照射方法

図 2.6 において、(a)ブロードビームを用いる場合、試料全体もしくはブロードビームのビ

ーム径の面積に渡り、均一なフラックス(単位時間当たり、単位面積当たりのイオン数)で照

射が可能である。次に、(b)マイクロビームを用いた場合は、直径 1µm 程度のマイクロビー

ムを任意の領域に任意のフラックスでイオンを照射することが可能であり、集積回路内の

局所的な領域へイオン照射による評価が可能である。最後に、(c)シングルイオンを用いた

場合は、単一のイオンを試料の任意の領域へ照射することが可能であり、シングルイベン

ト評価に有効な手法であると言える。

本実験は、TIARA において、数十 MeV の重イオン照射には、タンデム加速器および重イ

オンマイクロビーム照射装置を利用して実験を行った。また、100MeV 以上の高エネルギー

重イオンの照射には、AVF(Alternating Varying Field)サイクロトロン加速器を利用して実験を

行った。次に、重イオンの選定について示す。

2.3 重イオンの選定

SiC MOS キャパシタにおける、絶縁破壊電界の LET 依存性を調べるため、重イオンの SiC

サンプル

重イオン

(a) ブロードビームを用いる方法

サンプル

(b)マイクロビームを用いる方法

サンプル

(c)シングルイオンを用いる方法

54

に対する LET、および重イオンの飛程を計算した。計算には、荷電粒子のエネルギー損失

などをモンテカルロ手法で計算できる The Stopping and Range of Ions in Matter (SRIM)コード

を用いた。

図 2.7 に様々な種類の荷電粒子における SiC 中の飛程について示す。

図 2.28 様々な種類の荷電粒子における SiC 中の飛程

また、図 2.8 に様々な種類の荷電粒子における SiC への LET を示す。

0 20 40 60 80 100 12010

2

103

104

105

106

O

Ni

Kr

Xe

Ra

ng

e [

An

g]

Energy [MeV]

55

図 2.29 様々な種類の荷電粒子における SiC への LET

計算した LET の範囲内で、飛程が SiC バルク内で完全に収まっている条件、および原子

力機構高崎において、加速可能な重イオンを選定した。その結果、ニッケル(Ni)-9 および

18 MeV、クリプトン(Kr)-322 MeV、キセノン(Xe)-454 MeV、およびオスニウム(Os)-490 MeV

を照射する重イオンとして選定した。図 2.30 に各重イオンが SiC バルク中で損失するエネ

ルギー(電離による損失エネルギー、反跳による損失エネルギー)について示す。

0 20 40 60 80 100 1200

10

20

30

40

50

60

O

Ni

Kr

Xe

LE

T [

Me

V·c

m2/m

g]

Energy [MeV]

56

(a) Ni-9MeV

(b) Ni-18MeV

0 1 2 3 4 5 60

100

200

300

400

500

600

Ionization

Recoil

En

erg

y l

oss

[e

V/A

ng

·io

n]

Depth [µm]

0 1 2 3 4 5 6 70

200

400

600

800

1000

Ionization

Recoil

En

erg

y l

oss

[e

V/A

ng

·io

n]

Depth [µm]

57

(c) Kr-405MeV

(d) Kr-322MeV

0 5 10 15 20 25 30 35 400

500

1000

1500

2000

Ionization

Recoil

En

erg

y lo

ss [

eV

/An

g·i

on

]

Depth [µm]

0 5 10 15 20 25 30 35 400

500

1000

1500

2000

Ionization

Recoil

En

erg

y lo

ss [

eV

/An

g·i

on

]

Depth [µm]

58

(e) Xe-454MeV

(f) Os-490MeV

図 2.30 各重イオンが SiC バルク中で損失するエネルギー

(a)Ni-9MeV、(b)Ni-18MeV、(c)Kr-405MeV、

(d)Kr-322MeV、(e)Xe-454MeV、(f)Os-490MeV

0 5 10 15 20 25 30 35 400

1000

2000

3000

Ionization

Recoil

En

erg

y l

oss

[e

V/A

ng

·io

n]

Depth [µm]

0 5 10 15 20 25 30 35 400

500

1000

1500

2000

2500

3000

3500

Ionization

Recoil

En

erg

y l

oss

[e

V/A

ng

·io

n]

Depth [µm]

59

それぞれのイオンの核子あたりのエネルギーは 0.15~4.83 MeV/nucleon である。本研究で

は、照射する重イオンをマイクロビームに形成し、イオンのフラックスを調節することに

より、試料の任意の場所へ重イオン 1 個が入射できるようにした。照射する表 2.1 に照射し

た重イオンのイオン種、重イオンが SiC に対して単位長さあたりに与えるエネルギー(Linear

Energy Transfer : LET)、飛程、およびイオンのフラックスを示す。

表 2.1 照射したイオン種およびその特性

LET

[MeV・

cm2/mg]

Ion Energy

[MeV]

Energy per

nucleon

[MeV/nucleon]

Range in SiC

[μm]

Flux

[cm-2

・sec-1]

0 No Ion -- -- -- --

14.6 Ni 9 0.15 3.63 3.46×104

23.8 Ni 18 0.31 5.04 3.87×104

40.4 Kr 405 4.83 33.2 0.50x103

42.2 Kr 322 3.84 27.2 4.43×103

73.2 Xe 454 3.46 35.7 2.98×103

94.2 Os 490 2.58 24.1 1.64×103

次節にマイクロビームの照射装置について説明する。

2.4 マイクロビーム照射装置

本実験で使用した原研高崎の TIARA 施設におけるマイクロビーム照射装置について説明

する。重イオンマイクロビーム照射装置はタンデム加速器に接続されており、真空排気系、

スリット群、精密 2 連 Q レンズ、ビームスイッチ、ビームスキャナ、およびチャンバー等

によって構成されている。図 2.31 に同装置の概略図を示す。

60

図 2.31 重イオン照射に用いたビームラインの外観図

原研高崎にあるタンデム加速器は National Electrostatic Corporation 製であり、型番は

9SDH-2 型である。最大のターミナル電圧は 3MV である。本研究でタンデム加速器におい

て使用した荷電粒子の種類は、ニッケル(Ni)である。また、タンデム加速器のターミナル電

圧を 3MV までの任意の電圧に調整すること、および加速する荷電粒子の価数を変更するこ

とによって、様々なエネルギーを持った荷電粒子を加速することができる。本研究で用い

た Ni のエネルギーは 9MeV および 18MeV である。

装置内の真空排気は、磁気浮上式のターボ分子ポンプおよびイオンポンプによって行わ

れている。これらの真空排気系により、実験中のビームラインの真空度は 10-7 Torr 程度に保

たれている。スリット群の内訳は、ビームの上流から、スクレバースリット、プレスレッ

ト、マイクロスリット、発散制限スリット、およびバッフルスリットである。スリット群

を通過したイオンビームはその大きさが数～数十 µm 程度であり、ビーム光学的に平行であ

り、その強度が均一である。このようなビームを Q レンズで絞り込むことで、ターゲット

表面でビーム径を最小にすることが出来る。本装置で達成可能なビームの直径はおおよそ

1.5µmφであり、銅メッシュを用いた 2 次電子像(Secondary Electron Mapping：SEM)による

ビーム径測定方法によって確認することが出来る。ファーストビームスイッチは静電偏向

板で構成されており、マイクロスリットと発散制限スリットの間に設置されている。静電

偏向板に高電圧を印加することによって、イオンビームが偏向され、発散制限スリットを

ビームが通過できなくなる。また、高電圧の印加ユニットに TTL(Transistor-Transistor-Logic)

信号をトリガとして入力することで、イオンビームを高速に ON/OFF することが出来る。

ビームスキャナは 2 組の平行平板から構成され、照射チャンバー直前に設置されている。

DAQ(Data Acquisition Query)を用いたコンピュータ制御によって最大 200µm×200µm の任意

の位置に照準が可能である。

タンデム加速器

イオンポンプ イオンポンプ

スクレバースリット

プレスリットマイクロスリット

ビームスイッチ

発散制限スリット

バッフルスリット

2連Qレンズ

ビームスキャナ

チャンバー

ターボ分子ポンプ

ロータリーポンプ

61

照射チャンバーの概略図を図 2.32 に示す。チャンバー内部にはビーム電流を測定するた

めのファラデーカップ(FC)が設置されている。ファラデーカップの後方にはエネルギースペ

クトルを測定するための SSD(Solid State Diode)が設置されている。SSD および FC は 1 軸の

電動ステージによって上下が可能である。SSD を用いてエネルギースペクトルを測定する

ことで、マイクロビームのエネルギーおよびフラックスを計算することが出来る。チャン

バー側部には高倍率の望遠顕微鏡が設置されている。また、チャンバー斜め左上上部には

Secon