bost를이용한 parallel test capa up · 2010-07-01 · 8 / 12 bost pps relay control block...
TRANSCRIPT
BOST를 이용한 Parallel TEST CAPA UP
2010. 05. 17
하이닉스반도체
1 / 12
Contents
1 OVERVIEW
2 BOST Block Diagram
3 BOST Qual DATA
4 Conclusion
2 / 12
OVERVIEW
BOST ( Built Out Self Test )
ATE 설비의 Hi-Fix부에 BOST회로를 추가하여 채널 증가, 논리 비교시 등의 기능 구현을 통한 Throughput 및 Performance 향상
기존 장비 노후화로 생산성 저하 대체 가능
Parallel Test 확장 방식
BOST Function
Driver & I/O Channel Fan-Out (Increasing Parallelism)
Logical Comparator (Test Time Reduction)
PPS Switch Matrix
3 / 12
BOST Total Lay-out
ATE의 Hi-Fix부에 BOST BOARD 회로 연결
4 / 12
T5581 BOST SPECIFICATION
T5581 T5581(BOST)
Target Devices All DVC All DVC
Max. Frequency 250MHz 250MHz / 500Mbps
Max. Parallel Test 64 /STN 256 /STN
Format Channels DR: 60 I/O: 72 DR: 60 I/O: 72
DC Test All pin No
Timing
Accuracy
OTA ±400ps ±400ps
DRV Skew ±180ps ±180ps
CMP Skew ±180ps ±180ps
Channels
DR 960 /STN 4096 /STN
I/O 576 /STN 4608 /STN
PPS 64 /STN (10V/400mA, 5V/800mA) 288 /STN
Driver Pin
Electronics
VIH Range -1.5V~+8.0V +1.2V~+2.4V
VIL Range -3.0V~+5.0V 0V Fixed
Amplitude Range 0.2Vpp ~ 8Vpp 1.2Vpp ~ 2.4Vpp (0.6Vpp ~ 1.25Vpp)
Rise/Fall Time 1.0ns/3.0Vpp (20%~80%) 800ps (20%~80%)
Min. Pulse Width 2.0ns/2.0Vpp 2.0ns
Output Current Max. ±32mA Max. ±35mA
Output Impedance 50±5Ω 50±5Ω
DC Level Resolution 2mV -
DC Level Accuracy ±1.0% + 20mV -
5 / 12
BOST Hardware Structure
Interface BoardHi-Fix의 Performance Board와 Coaxial Cable로 연결되어 ATE의 PE Card와BOST의 전기적인 연결 기능Core BoardBOST의 핵심 Unit으로 BOST Chip이 내장되어 있으며 System Channel 확장 및 Driver & Comparator, PPS Channel Control을 위한 Relay Matrix 기능DSA BoardSocket Board에 해당하는 Unit으로 Device와 Core Board의 전기적, 기구적 Interface 역할을 하며Socket Guide 및 Socket을 포함PPS Sub BoardPPS Channel 확장 및 안정적인 Device 전원 공급을 위한 Current Booster 기능
ATE Block Diagram with BOST
6 / 12
T5581 BOST Block Diagram
1FPGA of BOST
DRV : BOST Chip 내부 할당 pin 및 DRV Channel 확장
I/O : Channel 확장 및 BOST 기대치 값 설정에 따른 FAIL Latch 회로를 통하여 ATE 판정
PPS : 외부 CURRENT BOOSTER를 통한 VDD/VDDQ POWER 인가
DSA
PPS
TEST HEAD
CURRENT BOOSTERMCW
CPE:2
DRE:2
FAILLATCH
STB:2
VTH
VIH
BOST
I/O PIN
DRV PIN
ZIF CONNCONN
IO:36
DR:3260
36
4
CMP:16
+1.2V ~ +2.4V
8
x4
x8
x8
OE:1
DRV
I/O
PPS
VREF
PPS
VDD
VDDQ
128x2
144x2
1x2
4x2
4x2
x2
VIH:1
IO:36
128 DR288 I/O4 PPS
32 DR36*2 I/O1 PPS
VIH:1
DRE:2
VTT:1
VTH:1
CPE:2STB:2
ECLK:8
VDDQ:1VREF:8
DR:32
960/stn
576/stn
64/stn
7 / 12
T5581 BOST PPS CHANNEL
10μF
10μF
PPS1
RLVCC
CPS1
PPS33
RLVCC
CPS33
TEST HEAD
PCON
8
8
BOST
VDDx8
VDDQ
SOCKET PCB
DDR8EA
10μF 1.0μF 0.1μF
10μF 1.0μF 0.1μF
VDD
VDDQ VSSQ
VSS
x8
MCW[]
N.C.
N.O.
CURRENT BOOSTER
4A
0.5A x 8
CURRENT BOOSTER
PPS : 외부 CURRENT BOOSTER를 통한 VDD/VDDQ POWER 인가
8 / 12
BOST PPS Relay Control Block Diagram
DUT1CW8
MCW0
BOOSTER
CW9
MCW1
CW10
MCW2
CW11
MCW3
CW0
CW2
CW0
CW2
CW4
CW6
CW4
CW6
PPS1
PPS2
PPS33
PPS34
CW12 R
BOOSTERDR51
RCW15
BOST1 기준
CW13
VDD
VDDQ
DUT9
DUT2
DUT10
DUT17
DUT25
DUT18
DUT26
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
10uF x1
0.1uF x6
0.1uF x6
0.1uF x6
0.1uF x6
0.1uF x6
0.1uF x6
0.1uF x6
0.1uF x6
0.1uF x9
0.1uF x9
0.1uF x9
0.1uF x9
0.1uF x9
0.1uF x9
0.1uF x9
0.1uF x9
DSA B’D
PPS Relay Control Block Diagram
TEST PARA 확장에 따른 PPS 제원 부족 해결 방안으로 CURRENT BOOSTER 활용
9 / 12
T5581 BOST DRV/IO Waveform
개선 전 개선 후
Impedance 50Ω Matching Result :
10 / 12
BOST IDD Measure
BOST Socket
IDD@BOST측정시 Range 400mA↓의
2번째 PPS Meas時 설정 필요함
#25 #26
#17 #18
#9 #10
#1 #2
DSA#1 구성도
PPS1 PPS2
PPS33 PPS34
CW0
CW2
CW4
CW6
DUT# = VS1 VS2 PD1-32 PD65-96 P33-50 P97-114DUT1 = PPS1 ,33 PPS2 ,34 PD1-32A1 PD65-96A1 P33-50A P97-114A
DMACRO DDRIC ;IDD ; <BOST>;*********************************************************************
SET WETSRON
CALL SELVSRNGVS1 = %4,R(10V),M(RDAT)CALL SELVSRNGVS2 = %4,R(10V),M(RDAT)
START MPAT(3) *WAIT TIME 700MSSETTLING TIME = 5MSDATA = OPEN
MEAS VS1!100 : IDD01MESMEAS VS2!100 : IDD02MES
STOP MPATRESET DRIVERRESET WETSROF
11 / 12
BOST HIFIX Qual DATA
DC & AC CHARACTERISTICS
T5581 vs BOST Correlation : coincidence
12 / 12
Conclusion
Strong point
Parallel Test 증가(8倍)
기존 설비를 이용한 투자비 절감 효과
Weak point
DC Test (Continuity, Leakage) 제약
IN(VIH/VIL), OUT(VOH/VOL) DC Level 제약
Test Plan, Pattern Program 수정