1 INTRODUCERE

1.1 Analogic versus numeric

O posibil clasificare a sistemelor electronice se poate face dup natura semnalelorprelucrate. Sistemele analogice se ocup de prelucrarea semnalelor care au o variaiecontinu n timp, iar modelul cel mai simplu de semnal este semnalul pur sinusoidal:

( )s t A t= sin , ( )t +,Sistemele numerice (sau digitale) se ocup de prelucrarea semnalelor care au o

variaie discontinu n timp, modelul de semnal fiind cel al impulsului dreptunghiular:

( ) [ ][ ]u tA t t t

t t t=

pentru

pentru 1 2

1 20

,

,

Ambele semnale sunt modele idealizate. Primul presupune absena absolut a uneidiscontinuiti, iar cel de-al doilea definete tranziii n timp nul. Faptul c aceste semnale nusunt fizic realizabile arat formalismul conceptelor de continuu i discontinuu, concepte "utilepentru delimitri teoretice care, practic, au sens prin tehnicile distincte pe care le presupun, darnu prin ceea ce n esen ar vrea s semnifice". ([tefan, 1993]).

Pornind de la cel de-al doilea tip de semnal se poate defini o electronic adiscontinuului care s opereze cu semnale orict de complexe obinute prin repetareaimpulsului dreptunghiular. n figura 1.1a este reprezentat funcia ( )u t , care aproximeazsemnalul real reprezentat n figura 1.1b. Realitatea impune tranziii n intervale de timpdiferite de zero ( t tLH HL, ), iar atingerea nivelelor de zero sau A nu se poate face direct, ci prinaproximri succesive ce se stabilizeaz dup un anumit interval de timp. Se consider ctranziia pozitiv ncepe cnd mrimea semnalului este 10% din A i se termin la atingereavalorii de 90% din A. Intervalul de timp scurs ntre cele dou repere se numete timp de.

10 1 INTRODUCEREu

t0 tt 1 2

A

u

t0 t1 t 2

A

tLH tHLa b

Fig. 1.1 Un semnal numeric real i modelul su

0t

CLKt1

T

Fig. 1.2 Semnal de ceasfront pozitiv, sau timp de cretere (rise time) i se noteaz cu t LH (time from LOW toHIGH). Aceleai repere sunt folosite i pentru definirea frontului negativ, sau a timpului dedescretere (fall time), notat cu tHL (time from HIGH to LOW). Mrimea supracreterilor seexprim procentual fa de A.

Discontinuitatea semnalului se manifest att n timp ct i n mrime. Timpul estemarcat discontinuu printr-un semnal periodic dreptunghiular denumit de regul ceas, sau tacti notat prescurtat prin CLK (de la CLOCK). Acest semnal, care este reprezentat n figura 1.2,este caracterizat prin perioada de repetiie T, prin factorul de umplere t T1 i prin frontulactiv (cresctor n reprezentarea noastr). Orice eveniment ntr-un sistem discret sincron esteo consecin a frontului activ al semnalului de ceas. Timpul devine astfel o mrime discret.ntr-un sistem numeric care nu are un semnal de ceas aplicat pe intrare comutrile ntre celedou nivele sunt asincrone i ansamblul este considerat asincron, variabila timp fiind omrime continu.

Mrimile semnificative ale semnalului sunt numai dou: zero i A. Dac semnalul estegenerat de un circuit electronic real, atunci nivelului de zero i corespunde o tensiune devaloare foarte mic, apropiat de potenialul masei, iar nivelului A i corespunde o tensiune maimare, apropiat mai mult sau mai puin de valoarea tensiunii de alimentare a circuitului.Deoarece aceste tensiuni pot varia ntre anumite limite, se iau n consideraie un nivel maximpentru zero i unul minim pentru A. Sistemele discrete accept corespondena semnal-simbol, adic se pot asocia celor dou nivele ale semnalului ( )u t valori logice. Se obinuietes se asocieze nivelul zero cu numrul binar 0 (fals) i nivelul A cu numrul binar 1(adevrat). Se spune c ( )u t comut la momentul t1 din 0 n 1, sau din zero logic n unu logic,aceast din urm exprimare introducnd o redundan, de multe ori necesar.

Pornind de la aceste corespondene semnal - simbol, circuitele care prelucreaz astfel desemnale sunt numite circuite logice sau circuite numerice (digitale). Fiecare ieire a unuicircuit logic furnizeaz un semnal de forma semnalului ( )u t , adic una dintre cele dou valorilogice 0 sau 1, deci o informaie de un bit(Binary Digit).

1.2 Apariia i dezvoltarea sistemelor numerice 11

1.2 Apariia i dezvoltarea sistemelor numericeImplementarea circuitelor numerice s-a fcut de fiecare dat cu mijloacele oferite de

tehnologia momentului respectiv. Formalismul matematic care fundamenteaz logica binareste algebra boolean, elaborat de matematicianul englez George Boole n prima jumtate asecolului trecut. Creat ca o simpl abstraciune matematic, ea nu este aplicat n practicpn cnd Claude Shannon, pe atunci student la Massachusetts Institute of Technology, aartat c este posibil construirea unor circuite electrice echivalente cu expresii din algebraboolean, folosind relee de comutare. Ulterior au fost construite sisteme numerice realizate cutuburi electronice (calculatorul ENIAC, construit n 1946, coninea 18000 tuburi electronice,7500 relee i 7000000 rezistene), cu tranzistoare i n cele din urm cu circuite integrate([Toace, 1996], [Mihalcea, 1992]).

Primul circuit integrat a fost inventat n mod independent de Robert Noyce (firmaFairchild) i Jack Kilby (Texas Instruments). Ambii au avut ideea combinrii mai multortranzistoare, diode i rezistene pe aceeai pastil de semiconductor. Noyce a creat un circuitmonolitic pe siliciu, iar Kilby a construit mai degrab un circuit hibrid pe germaniu.

Cu timpul, complexitatea circuitelor integrate numerice a crescut considerabil. Omsur a complexitii sistemelor numerice este numrul de tranzistoare folosite n circuiteleintegrate din sistem. Gordon Moore, unul din colaboratorii lui Noyce i cofondator al firmeiINTEL, a observat dup primii 5 - 6 ani de dezvoltare a tehnologiei circuitelor integrate cnumrul de tranzistoare integrate ntr-un singur cip se dubleaz la fiecare 18 luni. Aceastregul a fost strict respectat n ultimii 30 de ani, fiind cunoscut ca legea lui Moore. Experiiconsider c legea lui Moore va rmne funcional nc cel puin 15 - 20 de ani de acumncolo. Figura 1.3 reprezint evoluia numrului de tranzistoare pe cip, ncepnd cu anulapariiei primului circuit integrat i pn la apariia procesorului Pentium 4 (circa 42 milioanede tranzistoare). Celelalte puncte de pe grafic marcheaz alte momente importante cnd auaprut diverse microprocesoare din familia Intel - x86: 286, 386, Pentium II sau Pentium III.Se poate estima c n mai puin de 10 ani se va depi probabil numrul de 1 miliard detranzistoare pe cip ([Gwennap,1996], [Hummel, 1996]).

.

Fig. 1.3 Numrul de tranzistoare pe cip se dubleaz la aproximativ 18 luni

12 1 INTRODUCERECreterea complexitii structurilor integrate a permis implementarea unor funcii tot

mai complexe, care erau ns strict ataate structurilor iniiale, structuri care primeau la intrrinumai irul de bii ce trebuia prelucrat. Aceste structuri numerice se numesc structurifuncionale. O structur alternativ admite la intrare i un ir de bii prin care-i este definitfuncia. n acest mod structura poate implementa orice funcie. Actualizarea funcional seface printr-un ir de simboluri numit, de regul, program, iar structura se numete mainuniversal.

Structurile funcionale sunt adecvate scopului urmrit, att n privina complexitiistructurale ct i a performanelor de vitez. Mainile universale au o maxim flexibilitatefuncional care se poate adapta unor probleme concrete n condiii n care nu ntotdeauna sepot atinge performane maxime. Universalitatea se pltete prin creterea complexitii ilimitarea vitezei de execuie ([tefan, 1993]).

Este interesant c evoluia tehnologic repune periodic n discuie oportunitateasoluiilor oferite de cele dou puncte de vedere. Revoluia indiscutabil care a marcat nceputulerei microprocesorului, odat cu celebra invenie din 1971 a lui M. E. Hoff de la firma INTEL- microprocesorul 4004 de 4 bii, reprezint un moment istoric n care conceptul mainiiuniversale a avut ctig de cauz. Etapa prin care trecem acum tinde s impun structurilefuncionale datorit performanelor i flexibilitilor tehnologice oferite.

Cert este c, cel puin pn la ora actual, tehnologiile disponibile depesc gndireastructural a proiectanilor de sisteme numerice. Este nc justificat afirmaia din 1982 aprofesorului Edward A. Feigenbaum de la Universitatea Stanford: "Hardware engineers areconcept limited, not component limited". Gndirea structural n noul context funcional nueste nc la nivelul tehnologiilor disponibile ([tefan, 1991]).

1.3 ClasificriClasificarea circuitelor integrate numerice devine o sarcin tot mai dificil datorit

complexitii structurale i funcionale tot mai mari. O clasificare dup numrul detranzistoare pe capsul este propus n tabelul 1.1. Circuitele integrate au fost mprite n 5categorii, dar limitele care separ o categorie de alta sunt discutabile, ele depinznd demomentul de timp la care s-a fcut clasificarea. Dac acum 15-20 ani structurile VLSI selimitau la circa 50000 tranzistoare, astzi probabil c i valoarea de 1000000 tranzistoare esteprea mic. De exemplu, microprocesorul 486 care conine 1,2 milioane de tranzistoare este maidegrab un circuit VLSI dect unul ULSI.

O clasificare dup tehnologia de realizare a circuitelor integrate digitale este propusn tabelul 1.2. Informaia prezentat este util pentru a face o comparaie ntre performanelediverselor familii logice importante. Valorile tipice date pentru timpii medii de propagare ipentru consumul mediu de putere pe poart pot diferi n funcie de frecvena de lucru sau devaloarea tensiunii de alimentare. Consumul mediu de putere pe poart este dat de produsuldintre tensiunea de alimentare i curentul mediu consumat de o poart logic din familiarespectiv. Pentru calculul timpului mediu de propagare se folosete relaia:

tt t

ppLH pHL

=

+

2 ,

1.3 Clasificri 13Tabelul 1.1

Denumire Notaie Anulapariiei

Tehnologie Dimensiunetranzistor

Numr detranzistoare

Exemple

SmallScale

Integration

SSI 1960 bipolar 10 m 50 porilogice

MediumScale

Integration

MSI 1965 bipolarMOS

8 m 500 MUX,DMUX,registre

Large ScaleIntegration

LSI 1970 bipolarMOS

5 m 10000 memorii,P Z80

Very LargeScale

Integration

VLSI 1980 bipolarMOS

1,5 - 3 m 1000000 memorii,control,P 486

Ultra LargeScale

Integration

ULSI 1990 bipolarMOS

0,13 - 1 m > 1000000 calculator,transputerPentiumII, III, 4

unde, t pLH reprezint timpul scurs din momentul modificrii semnalului la intrarea poriilogice i pn la modificarea rspunsului la ieire n sensul tranziiei din 0 logic (LOW) n 1logic (HIGH), iar t pHL reprezint timpul scurs din momentul modificrii semnalului la intrarei pn la tranziia din 1 logic (HIGH) n 0 logic (LOW) a ieirii.

n exemplul din figura 1.4a s-a considerat o poart inversoare. Semnalul aplicat peintrarea in genereaz un rspuns furnizat la ieirea out, ca n figura 1.4b. Reperele caremarcheaz limitele timpilor de propagare au fost fixate prin convenie la 50% din valoareatensiunii corespunztoare palierului de 1 logic. Atragem atenia c este posibil ca palierul de 1logic pentru cele dou semnale s fie dat de valori diferite ale tensiunii.

Primul circuit integrat logic obinut de Noyce a fost realizat n tehnologie RTL. n 1962a aprut poarta DTL, care implementa o logic cu diode cuplate cu un tranzistor inversor deieire. nlocuirea diodelor cu un tranzistor multiemitor i introducerea unui etaj de ieire cutranzistoare n contratimp a generat o structur reuit, care a fost standardizat n 1964 defirma TEXAS INSTRUMENTS sub numele de familia logic TTL. Aceast structur adominat timp de peste dou decenii familiile logice bipolare, cunoscnd perfecionri continuen tot acest timp (vezi tabelul 1.2).

in out

in

out

tpHLtpLH

50% 50%

50% 50%

a bFig. 1.4 Definirea timpilor de propagare t pLH i t pHL

14 1 INTRODUCERETabelul 1.2

Tehnologia Familia logic Notaie Timpi depropagare

Consum pepoartlogic

Faza dedezvoltare

Diode Transistor Logic DTL 30 ns 9 mW desuetResistor Transistor Logic RTL 12 ns 20 mW desuetTransistorTransistorLogic TTL 9 ns 10 mW declin

High Speed TTL HTTL 6 ns 16 mW declinLow Power TTL LTTL 33 ns 1 mW declin

bipolar Schottky TTL STTL 3 ns 20 mW declinLowPower Schottky TTL LSTTL 10 ns 2 mW declinAdvanced Schottky TTL ASTTL 2 ns 20 mW declin

Advanced LSTTL ALS 4 ns 1 mW maturitateFast TTL FTTL 3 ns 5 mW maturitate

Emitter Coupled Logic ECL 2 ns 25 mW declinIntegrated Injection Logic I L2 10 ns 1 mW declin

N channel MOS NMOS 30 ns 1 mW desuetP channel MOS PMOS 250 ns 1 mW desuet

CMOS CD4000 100 ns 1 W declinMOS High Speed CMOS HC/T 8 ns 10 W maturitate

Advanced CMOS AC/T 3 ns 50 W cretereLow Voltage CMOS LVC 4 ns 10 W acceptare

Advanced LVC ALVC 2 ns 20 W acceptareLow Voltage Technology LVT 2 ns 0,08/2 mW cretere

hibrid Advanced BICMOS Tech ABT 1,5 ns 0,1/20 mW cretereAdv.LowPower BICMOS ALB 1 ns 0,3/2 mW acceptare

Primul circuit integrat MOS apare n 1962. Dei densitatea de integrare era superioartehnologiilor bipolare, sensibilitatea la sarcini electrostatice, timpii prea mari de propagare iunele probleme de fiabilitate n realizarea oxidului de poart au ntrziat oarecum dezvoltareastructurilor integrate MOS. Abia dup anul 1970 familiile logice MOS au nceput s seimpun, mai ales dup apariia familiei CMOS, care, n urma perfecionrilor continue pe carele-a cunoscut, rmne deocamdat tehnologia prezentului i a viitorului apropiat.

Tehnologia BICMOS este o combinaie ntre tehnologia bipolar i tehnologia CMOS,care mbin avantajele de vitez i curent mare de ieire al tehnologiei bipolare cu avantajeleconsumului redus i a densitii mari de integrare oferite de tehnologia CMOS. Familiile LowVoltage sunt proiectate pentru tensiuni de alimentare reduse (3,3V n loc de 5V), n scopulreducerii consumului de putere i a creterii densitii de integrare. Reprezentarea din figura1.5 ilustreaz tendinele de declin ale tehnologiei bipolare, de maturizare a tehnologiei CMOSi de cretere a tehnologiilor BICMOS i CMOS de tensiune redus ([TI, 1997]).

Tehnologii alternative non-silicon sunt cele n arseniur de galiu, GaAs, sau cele cujonciuni Josephson. Dispozitivele n GaAs au timpi de propagare sub 200ps i consummediu de putere pe poart de circa 0,2 mW, iar dispozitivele Josephson ofer timpi depropagare cuprini ntre 1 i 10 ps, la puteri disipate cuprinse ntre 1 i 10 mW / poart, darfuncioneaz la temperaturi foarte sczute ([Toace, 1996]).

1.3 Clasificri 15

acceptare cretere maturitate declin desuet

bipolarCMOSBICMOS

TTLCD4000

STTL

LSTTL

ASFALSHC/T

AC

Legend:

ABT

LVTLVC

ALVCALB

Fig. 1.5 Ciclul de via a principalelor familii logiceO clasificare dup gradul de specificitate al circuitelor folosite ntr-o aplicaie este

propus n tabelul 1.3. Din acest punct de vedere se pot evidenia 3 categorii mari de circuite:circuite standard sau de uz general, circuite semidedicate i circuite dedicate.

Circuitele standard acoper ntreaga gam de complexitate de la SSI la ULSI, aria desiliciu este utilizat eficient deoarece aproape toate porile logice existente pe cip sunt folositen schema electric a circuitului, iar eficiena economic depinde n mare msur de aplicaie.Cnd vorbim de eficien economic ne gndim nu numai la costurile de fabricaie, dependentei de numrul de circuite integrate din schem, ci i la costurile de ntreinere, dependente deconsum, fiabilitate sau gabarit. Durata realizrii sistemului depinde de complexitatea schemei,de tehnologia disponibil pentru realizarea circuitului imprimat etc.

Circuitele semidedicate includ structurile logice programabile, ariile de pori logice icelulele standard. Structurile logice programabile acoper ntreaga gam de complexitate dela SSI la ULSI, dar utilizarea ariei de siliciu nu este de obicei eficient. Acest aparentdezavantaj asigur ns pe de alt parte o arhitectur redundant, care permite realizarea unorstructuri reconfigurabile. Toate etapele de proiectare, analiz prin simulare logic iprogramare ale circuitului se fac pe calculator, folosind un suport CAD (Computer AidedDesign) corespunztor. Timpul necesar pentru realizarea fizic a unui sistem numeric sereduce astfel la cel mult cteva zile. Exemple reprezentative sunt structurile PAL.

Tabelul 1.3Denumire Comple

- xitateUtilizareresurse

Eficieneconomic

Duratarealizrii

Exemple

circuite standard SSI -ULSI

100 % relativ variabil pori, registre,memorii, P

circuitelogica

program. SSI -ULSI

1 - 100 % foarte mare ore, zile PAL, GAL,FPGA

semi -dedicate

arii de pori MSI,LSI

40 60% mare pt.serie mare

spt.,luni

MONOCIP

celulestandard

LSI -ULSI

100 % mare pt.serie mare

luni ZODIAC

circuite dedicate LSI -ULSI

100 % mare pt.serie mare

> 1 an ceasuri,calculatoare

16 1 INTRODUCERE(Programmable Array Logic), GAL (Generic Array Logic) sau FPGA (Field ProgrammableGate Array). Ariile de pori logice conin sute sau mii de pori care se interconecteazconform dorinei beneficiarului n procesul de fabricaie a circuitului integrat. MONOCIP esteo arie de pori realizat n 1981 la ICCE Bucureti (conine sub 500 componenteinterconectate). Celulele standard sunt construite pe baza unei biblioteci de celule n care suntdefinite o mulime de blocuri funcionale SSI, MSI i LSI. Biblioteca de celule standard asistemului ZODIAC conine 34 funcii logice (pori, bistabile, decodoare, numrtoare,registre, interfee) i analogice (referine, amplificatoare operaionale, oscilatoare, convertoareD/A de 6 bii etc.). Prin utilizarea software-ului pentru interconectarea acestor celule standardse poate defini funcionarea circuitului. La terminarea procesului, suportul CAD genereazmtile pentru fabricarea circuitului. Aria de siliciu este folosit eficient, fiecare celul fiind unmodul proiectat separat, iar aria ocupat de canalele de interconectare este redus la minimum.Cheltuielile sunt ns mai mari, deoarece trebuie proiectat un set complet de mti. Eficienaacestor structuri depinde de seria de fabricaie. Pentru cantiti foarte mari ele pot deveni maiieftine dect ariile de pori.([Olteanu, 1991]).

Circuitele dedicate (full custom) sunt proiectate practic de la zero i necesit cele maimari cheltuieli i cel mai lung interval de timp pentru proiectare i producie. Asemeneaabordare este eficient numai n cazul produciei de mas, n cantiti foarte mari. Aria desiliciu este folosit n totalitate, iar preul pe integrat poate fi destul de sczut. Aplicaiile tipiceinclud ceasurile digitale, calculatoarele de buzunar sau industria de automobile.

Circuitele dedicate i cele semidedicate formeaz domeniul circuitelor ASIC(Application Specific Integrated Circuit), un domeniu aflat n plin expansiune. Dac n 1980circuitele ASIC nu reprezentau nici 20% din piaa circuitelor integrate digitale, restul fiindocupat de circuitele standard, n 1990 ele reprezint peste 50% din pia, iar n viitorul apropiatvor avea peste 80 - 90% din totalul vnzrilor. Motivele acestei alegeri au fost deja prezentate:consum de putere, gabarit, fiabilitate, cost, vitez de procesare. Logica programabil asigur idurata minim de fabricaie pentru produsul final.

Abordarea funcional clasic n domeniul sistemelor numerice a impus o clasificaresimpl a lor n sisteme combinaionale i sisteme secveniale. Sistemele combinaionale secaracterizeaz prin faptul c fiecrei configuraii binare de intrare i corespunde o configuraiebinar de ieire. Valorile logice ale ieirilor sunt date numai de combinaia binar aplicat peintrri, iar variabila timp nu intervine practic n analiza circuitului. Sistemele secveniale secaracterizeaz prin faptul c ieirile depind de ordinea n care sunt aplicate la intrareconfiguraiile binare. Pentru aceeai configuraie binar la intrare, ieirile pot fi diferite, nfuncie de secvena aplicat anterior intrrii. Aceste circuite sunt circuite cu memorie, iarfiecare moment de timp este caracterizat de o stare intern a circuitului. Variabila timp, fie eadiscret sau continu, intervine de aceast dat n funcionarea circuitului.Exemplul 1.1 ([tefan, 2000])

Apsarea tastei = a unui calculator de buzunar va produce un efect, pe sistemul deafiaj al calculatorului, care depinde de secvena unor tastri anterioare. Dac anterior am tastat2, +, 4, atunci efectul apsrii tastei = va fi afiarea cifrei 6. Dac secvena de tastrianterioare a fost 7, -, 4, atunci efectul apsrii tastei = va fi afiarea cifrei 3. Decicalculatorul a rspuns unei secvene date de comenzi, fiind aadar un sistem numericsecvenial.

1.3 Clasificri 17

Sn

Sn

in

out

Sn Sn

in

out

serie paralel

Sn

Sn

Sn

Sn

in

out

serie - paralel

Sn

Sn

in

out

cu bucle de reacieFig. 1.7 Diferite cuplaje posibile pentru sistemele numerice

Clasificarea sistemelor numerice n combinaionale i secveniale nu mai estesatisfctoare la ora actual, deoarece se dovedete a fi prea puin nuanat, criteriile utilizatefiind prea generale pentru un domeniu n care procesele de structurare au cptat o mareamploare. Creterea complexitii funcionale a atras dup sine nuanri care presupunevidenierea unui principiu de cretere structural n virtutea cruia vom obine o clasificaremai consistent ([tefan, 1993]).

Clasificarea structural a sistemelor numerice se face prin mprirea lor n ordine,fiecrui ordin fiindu-i asociat o anumit clas de funcii. Numrul de ordine nu este precisdelimitat, limita superioar fiind dat de posibilitile tehnologice de implementare i de moduln care va evolua gndirea funcional.

Criteriul de clasificare propus presupune dou aseriuni: un sistem de ordin n +1, notat prin Sn+1 , poate fi generat prin interconectarea unor

sisteme, dintre care cel puin unul este de ordin n, notat prin Sn , ntr-o configuraiece presupune o bucl de reacie.

sistemul de ordin zero, notat prin S0 , este reprezentat de un circuit logiccombinaional elementar cu o singur ieire (poart logic).

Posibilitile de cuplare a dou sau mai multe sisteme numerice sunt ilustrate n figura1.7. Cuplarea serie, paralel sau mixt a unor sisteme numerice, dintre care cel puin unul estede ordin n, genereaz tot un sistem de ordin n. Introducerea unei bucle de reacie crete cu ounitate ordinul sistemului. n exemplul din figura 1.7 exist dou bucle de reacie care seinclud, adic peste sistemul extins serie, format din cel puin un sistem cu o bucl, se mainchide o bucl, care o include pe prima. Sistemul astfel obinut este un sistem de ordinuln + 2 . Putem afirma c un sistem este de ordinul n, dac n interiorul lui pot fi puse n evidenn bucle ierarhizate prin incluziune.

Majoritatea sistemelor numerice cunoscute pn n prezent pot fi incluse n 6 ordine.Tabelul 1.4 ilustreaz diversificarea acestora n funcie de tipurile posibile de cuplaje. Dacclasificarea sistemelor de ordin inferior este relativ simpl, constatm c ncadrarea sistemelorn ordinele 4 i 5 este mai dificil i discutabil. Observm c toate sistemele combinaionalesunt sisteme de ordinul 0, celelalte fiind secveniale. Clasificarea sistemelor secveniale esteacum mult mai nuanat dect nainte. Elementele de memorie, de la cele mai simple latch-urii pn la memoria RAM, sunt sisteme de ordinul 1, iar automatele cu stri finite sunt sistemede ordinul 2. Structurile de ordin superior nu fac obiectul acestui cri.

18 1 INTRODUCERETabel 1.4

Sistemenumerice

Ordinulsistemului

Exemple Tipuri decuplaje

pori logice elementarcombinaionale 0 multiplexoare serie

demultiplexoare paralelmemorie ROM, PLA serie - paralel

latch cu ceas elementarde memorare 1 registre serie serie

latch adresabil paralelmemoria RAM serie - paralel

bistabil JK,numrtor

elementar

automate cu 2 uniti PIPE LINE seriestri finite RALU, CROM paralel

structuri PIPE LINE serie - paralelmicroprogramabile 3 procesorul elementar

reele de procesare serie, paralel i mixtprogramabile 4 calculatorul elementar

reele de calculatoare serie, paralel i mixtreele complexe 5 multiprocesor elementar

de procesare INTERNET serie, paralel i mixt

Semnificaia denumirilor prescurtate pentru unele circuite date ca exemple n tabelul 1.4este urmtoarea: memorie ROM (Read Only Memory) - memorie care permite numai citireainformaiei binare stocate anterior n structura circuitului, memorie RAM (Random AccessMemory) - memorie cu acces aleator, care permite citirea i scrierea informaiei din/nmemorie, structur PLA (Programmable Logic Array) - arie logic programabil, automat detip CROM (Controler and ROM) - o structur de ordin 2 care conine o memorie ROM icircuite aferente, automat de tip RALU (Registers and ALU - Arithmetic Logic Unit) - ostructur de ordin 2 care conine regitrii i o unitate aritmetico-logic, structuri PIPE LINE -reele care prelucreaz simultan mai multe secvene de date n acelai timp. Mai multeinformaii despre toate aceste structuri numerice vor fi prezentate n capitolele urmtoare.

Se observ c aceast clasificare structural este alctuit dup criterii valabile,deoarece include toate tipurile de sisteme cunoscute pn n prezent. n plus, este o clasificaredeschis, oferind posibiliti de extindere ctre sisteme numerice de ordin superior celorexistente. Rmne ca aceste posibiliti s fie confirmate in viitor.

Capitolul 1_2.pdfTabel 1.2Tehnologia BICMOS este o combinaie ntre tehnologia bipolar i tehnologia CMOS, care mbin avantajele de vitez i curent mare de ieire al tehnologiei bipolare cu avantajele consumului redus i a densitii mari de integrare oferite de tehnologia CMOTabel 1.3

Tabel 1.4

Capitolul 1_2.pdfTabelul 1.2Tehnologia BICMOS este o combinaie ntre tehnologia bipolar i tehnologia CMOS, care mbin avantajele de vitez i curent mare de ieire al tehnologiei bipolare cu avantajele consumului redus i a densitii mari de integrare oferite de tehnologia CMOTabelul 1.3

Tabel 1.4