arquitectura de computadores capitulo iii
DESCRIPTION
Memoria Ponente: Greyson Alberca PrietoTRANSCRIPT
![Page 1: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/1.jpg)
ESCUELA:
PONENTE:
BIMESTRE:
Arquitectura de Computadores
CICLO:
CIENCIAS DE LA COMPUTACIÓN
I BIMESTRE
Ing. Greyson Alberca Prieto
Octubre – Febrero 2009
![Page 2: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/2.jpg)
Organización y Arquitectura de Computadores
CAPÍTULO III“MEMORIA”
Capítulo III Arquitectura de Computadores
2
![Page 3: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/3.jpg)
Contenidos
1. Organización del Computador2. Componentes de computador y Buses3. Memoria4. Entrada/Salida
Bibliografía ・Organización y Arquitectura de Computadores, William Stalling
Capítulo III Arquitectura de Computadores
3
![Page 4: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/4.jpg)
Objetivos
Identificarlos diferentes tipos de memoria junto con sus características principales
Conocer las jerarquía de los sistemas de memoria y así poder diferenciar capacidades, rapidez, costos.
Ejemplificar los tipos de memoria de acuerdo a la aplicabilidad y uso adecuados.
Capítulo III Arquitectura de Computadores
4
![Page 5: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/5.jpg)
Unidad de transferencia
Palabra. igual al número de bits utilizados para representar un número entero y la longitud de una instrucción.
Unidad direccionable. Es el tamaño mínimo que podemos direccionar en la memoria. El tamaño puede o no coincidir con el ancho de palabra
Unidad de transferencia. Para la memoria principal es el número de bits que se leen o escriben en memoria a la vez, lo mínimo que puedo leer.
Capítulo III Arquitectura de Computadores
5
![Page 6: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/6.jpg)
Método de Acceso
Acceso secuencial (SAM: Sequencial Access Memory). Gran capacidad de almacenamiento. Ej. discos
Acceso directo (DAM: Direct Access Memory). acceso directo y luego uno secuencial.Ej cintas
Acceso aleatorio (RAM: Random Access Memory). Ej M.Principal
Acceso asociativo (CAM: Content Addressable Memory). Modo de acceso por contenido se busca en toda la memoria al mismo tiempo. Ej M.Cache
Capítulo III Arquitectura de Computadores
6
![Page 7: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/7.jpg)
Velocidad
Tiempo de Acceso (TA). Según el tipo de memoria que se trate tendremos dos tipos de TA:
RAM: tiempo que transcurre desde el instante en el que se presenta una dirección a la memoria hasta que el dato, o ha sido memorizado, o está disponible para su uso (es decir, desde que doy la dirección hasta que L/E en memoria).
CAM o la SAM: tiempo que se emplea en situar el mecanismo de L/E en la posición deseada, es decir, tiempo que tarda en el registro.
Tiempo de Ciclo de memoria (TC). Tiempo que transcurre desde que se da la orden de una operación de L/E hasta que se puede dar otra orden de L/E porque sino NO le da tiempo a responder y crearía un tiempo muerto que nos interesa que sea lo menor posible
Capítulo III Arquitectura de Computadores
7
.
![Page 8: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/8.jpg)
Contin…
Velocidad de Transferencia (VT). Es la velocidad a la que se pueden transferir datos a, o desde, una unidad de memoria. Según el tipo de memoria existen dos casos de velocidad:
Capítulo III Arquitectura de Computadores
8
![Page 9: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/9.jpg)
Dispositivos físicos
Los sistemas de memorias empleados en los computadores utilizan diferentes dispositivos físicos.
Para la memoria principal se utilizan memorias semiconductoras.
Para memoria secundaria, ya que responden a la necesidad de almacenar grandes cantidades de información, se emplean: Memorias magnéticas, cintas, discos, etc. Memorias ópticas, utilizadas. Memorias magneto−ópticas.
Capítulo III Arquitectura de Computadores
9
![Page 10: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/10.jpg)
Características físicas Alterabilidad. Memorias ROM (Read Only Memory) y
RWM (Read Writable Memory). Permanencia de la información. Relacionado con la
duración de la información almacenada en memoria: Lectura destructiva. Memorias de lectura destructiva
DRO (Destructive Read Out) y memorias de lectura no destructiva NDRO (Non Destructive Read Out).
Volatilidad. corte en el suministro eléctrico. Memorias volátiles y no volátiles.
Almacenamiento estático/dinámico. SRAM (Static Random Access Memory) DRAM (Dynamic Random Access Memory)
Capítulo III Arquitectura de Computadores
10
![Page 11: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/11.jpg)
Jerarquía de memoria
“La vida es cuestión de prioridades”
Capítulo III Arquitectura de Computadores
11
![Page 12: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/12.jpg)
Capítulo III Arquitectura de Computadores
12
![Page 13: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/13.jpg)
Memoria Semiconductora
Capítulo III Arquitectura de Computadores
13
Tipo de memoria
Clase Borrado Mecanismo de escritura
Volatilidad
RAM Lectura/escritura
Eléctricamente por bytes
Eléctricamente Volátil
ROM Mediante mascaras
PROM
Solo lectura No posible
EPROM Luz ultravioleta
FLASH Eléctricamente por bloques
EEPROM
Memoria de sobretodo-lectura
Eléctricamente por bytes
Electrónicamente
No volátil
![Page 14: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/14.jpg)
Memoria Caché
La CPU y la memoria tienen tiempos de acceso muy diferentes. Para mejorar la situación se inserta una memoria intermedia
Capítulo III Arquitectura de Computadores
14
CPU MEMORIA RAMCACHE
![Page 15: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/15.jpg)
Capítulo III Arquitectura de Computadores
15
![Page 16: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/16.jpg)
LECTURA DE UNA CACHE
Capítulo III Arquitectura de Computadores
16
CPU genera dir
¿Está en cache?
Leer dato y pasar a CPU
Continuar
Acceso a Mp para obtener dato
Asignar bloque en cache
Copiar bloque en cache Pasar dato a CPU
![Page 17: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/17.jpg)
Capítulo III Arquitectura de Computadores
17
![Page 18: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/18.jpg)
Elementos de diseño de cache
Tamaño Función de correspondencia Algoritmo de sustitución Política de escritura Tamaño del bloque Número de caches
Capítulo III Arquitectura de Computadores
18
![Page 19: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/19.jpg)
Capítulo III Arquitectura de Computadores
19
![Page 20: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/20.jpg)
Correspondencia Directa
Cada bloque(memoria principal) solo puede ir en una posición de la cache
Cj Mi si j= i (mod C).
Siendo Cj = línea j de la cache
Mi = bloque i de la memoria principal
C = nº de líneas de la cacheCapítulo III Arquitectura de
Computadores20
![Page 21: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/21.jpg)
Formato de instrucción
DIRECCIÓN DE MEMORIA PRINCIPAL
Palabra : codifica el nº de palabras de memoria de cada bloque de memoria
Línea : codifica el nº de línea de cache donde se realiza la búsqueda
Etiqueta: codifica el bloque de memoria asociado a esa línea de cache
Capítulo III Arquitectura de Computadores
21
![Page 22: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/22.jpg)
Estructura de la dirección
Dirección de 24 bits. Identificador de palabra de 2 bits (bloques de 4 bytes). Identificador de bloque de 22 bits.
Etiqueta de 8 bits (=22-14). Ranura o línea de 14 bits.
Ninguno de los dos bloques en la misma línea tiene el mismo campo de etiqueta.
Compruebe los contenidos de la cache mediante la búsqueda de la línea y la comprobación de la etiqueta.Capítulo III
Etiqueta s-r Línea o ranura r Palabra w
8 14 2
![Page 23: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/23.jpg)
Mecanismo de búsqueda
Capítulo III Arquitectura de Computadores
23
![Page 24: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/24.jpg)
Ejemplo
Capítulo III Arquitectura de Computadores
24
![Page 25: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/25.jpg)
Ejemplo
Capítulo III Arquitectura de Computadores
25
![Page 26: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/26.jpg)
Ventajas y desventajas
Simple, sin algoritmos de reemplazo Poco costosa Hay una posición concreta para cada
bloque dado: Si un programa accede a dos bloques que
se corresponden a la misma línea de forma repetida, las pérdidas de cache son muy grandes (ocupación de cache ineficiente)
Capítulo III Arquitectura de Computadores
26
![Page 27: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/27.jpg)
Correspondencia Asociativa
Cada bloque(memoria principal) puede ir en cualquier posición(línea) de cache
Capítulo III Arquitectura de Computadores
27
![Page 28: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/28.jpg)
Formato de Instrucción
Etiqueta indica el nº de bloque de memoria principal que se está buscando
Capítulo III Arquitectura de Computadores
28
![Page 29: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/29.jpg)
Estructura de la Dirección
La etiqueta de 22 bits está almacenada con cada bloque de datos de 32 bits.
Compare el campo de etiqueta con la entrada de etiqueta en la cache para comprobar si ha tenido éxito.
La dirección de 2 bits menos significativa identifica qué palabra de 16 bits se necesita en un bloque de datos de 32 bits.
Ejemplo: Dirección Etiqueta Datos Línea de cache FFFFFC FFFFFC 24682468 3FFF
Capítulo III Arquitectura de Computadores
29
Etiqueta 22 bitsPalabra2 bits
![Page 30: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/30.jpg)
Mecanismo de Búsqueda
Capítulo III Arquitectura de Computadores
30
![Page 31: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/31.jpg)
Ejemplo
Capítulo III Arquitectura de Computadores
31
![Page 32: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/32.jpg)
Ventajas y Desventajas
Necesita el uso de memorias asociativas
Necesita algoritmos de reemplazo
Es la mas eficiente en la ocupación de la cache.
Capítulo III Arquitectura de Computadores
32
![Page 33: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/33.jpg)
Asociativa por Conjunto Conjunto: grupo de línea de la
cache Primero las líneas de memoria
caché se asocian en conjuntos y la correspondencia se establece de forma directa entre cada bloque de la memoria principal y cada conjunto de la caché.
Capítulo III Arquitectura de Computadores
33
![Page 34: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/34.jpg)
Dentro de cada conjunto la correspondencia es asociativa.
Al número de bloques del conjunto se le llama número de vías o grado de asociatividad.
Capítulo III Arquitectura de Computadores
34
![Page 35: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/35.jpg)
Formato de la Instrucción
Palabra : codifica el nº de palabras de memoria de cada bloque de memoria
Conjunto : codifica el nº de conjunto de la cache donde se realiza la búsqueda
Etiqueta: codifica el bloque de memoria asociado a ese conjunto
Capítulo III Arquitectura de Computadores
35
![Page 36: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/36.jpg)
Estructura de la Dirección
Utilice los campos de conjunto a la hora de determinar el conjunto de cache que necesita para poder verlo.
Compare los campos de etiqueta para ver si tenemos éxito:
Ejemplo: Dirección Etiqueta Datos Número de
conjuntos 1FF 7FFC 1FF 12345678 1FFF 001 7FFC 001 11223344 1FFF
36
Etiqueta de 9 bits Conjunto de 13 bits
Palabra de 2 bits
![Page 37: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/37.jpg)
Mecanismo de Búsqueda
Capítulo III Arquitectura de Computadores
37
![Page 38: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/38.jpg)
Ejemplo
Un bloque determinado se hace corresponder a cualquier línea en un conjunto determinado. Ejemplo: El bloque B puede asignarse en cualquiera
de las líneas del conjunto i.
Ejemplo: 2 líneas por conjunto. Correspondencia asociativa de 2 vías. Un bloque determinado puede asignarse en una de
las dos líneas en un único conjunto.
Capítulo III Arquitectura de Computadores
38
![Page 39: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/39.jpg)
Asociativa de dos vías
Capítulo III Arquitectura de Computadores
39
![Page 40: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/40.jpg)
Capítulo III Arquitectura de Computadores
40
![Page 41: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/41.jpg)
Ejemplo
Capítulo III Arquitectura de Computadores
41
![Page 42: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/42.jpg)
Conclusiones
La memoria es cara, por ello si queremos una memoria rápida deberá ser pequeña. Las memorias cada vez son más rápidas, grandes y baratas, pero no avanzan solas, las memorias cache no se quedan atrás. De todas maneras la diferencia de velocidad entre el procesador y la memoria sigue siendo un hecho, y mientras no se igualen, se seguirá usando la cache.
La jerarquización de la memoria en niveles no será posible sin el principio de localidad, el cual nos permite acceder lo mínimo posible a los niveles más lentos.
Capítulo III Arquitectura de Computadores
42
![Page 43: Arquitectura de Computadores Capitulo III](https://reader033.vdocuments.site/reader033/viewer/2022061213/5496fc02b47959495c8b4603/html5/thumbnails/43.jpg)