ee640 1 ee640 aula #1 passado, presente e futuro da ...fabiano/ee640/pdf/aula 1.pdf · passado,...
Post on 19-Nov-2020
10 Views
Preview:
TRANSCRIPT
1
EE640 1
EE640Aula #1
Prof. Dr. Fabiano FruettFEEC UNICAMP
Depto de Semicondutores Instrumentos e Fotônica
Universidade Estadual de Campinas
fabiano@dsif.fee.unicamp.br
2
Passado, Presente e Futuro da Microeletrônica
EE640
3
Primeiro Transistor
John Bardeen and Walter BrattainJohn Bardeen and Walter BrattainJohn Bardeen and Walter BrattainJohn Bardeen and Walter Brattain
Bell LabsBell LabsBell LabsBell Labs
16 de Dezembro de 1947
EE640 4
Evolução …
Primeiro circuito integradoPrimeiro circuito integradoPrimeiro circuito integradoPrimeiro circuito integrado
Jack S. Kilby, Texas InstrumentsJack S. Kilby, Texas InstrumentsJack S. Kilby, Texas InstrumentsJack S. Kilby, Texas InstrumentsContinha cinco componentes, três tipos:
Transistores, resistores e capacitores
1958 1961
Primeiro circuito integrado PlanarPrimeiro circuito integrado PlanarPrimeiro circuito integrado PlanarPrimeiro circuito integrado Planar
Fairchild and Texas Instruments Fairchild and Texas Instruments Fairchild and Texas Instruments Fairchild and Texas Instruments apresentam este CI que continha funções lógicas simples
EE640
2
5
Evolução …
PenrynPrimeiro processador 45 nm
Intel Core 2
2006
Intel Pentium IIClock: 233MHz
Número de transistors: 7.500.000Gate Length: 0.35 µm
1997
Penryn
PenrynPenryn
Penryn die photo
EE640 EE640 6
Lei de Moore em ação
Fonte: Intel
Fotografia de um wafer com processadores Itanium 2
7EE640
Densidade de integração
8
Fonte: http://download.intel.com/technology/architecture-silicon/32nm/IDF_Fall_09.pdf
EE640
3
9
Escalonamento l
Fonte: http://download.intel.com/research/silicon/Gordon_Moore_ISSCC_021003.pdf
EE640 10Previsão evolução DRAM: Roadmap SIA 1997
• Dado \ Ano 1997 1999 2001 2003 2006 2009 2012
• LMIN.(nm) 250 180 150 130 100 70 50
• DRAM (bits) 256M 1G - 4G 16G 64G 256G
• Área chip DRAM (mm2) 280 400 480 560 790 1120 1580
• Diâmetro / lâmina (mm) 200 300 300 300 300 450 450
• Níveis de metal (lógica) 6 6-7 7 7 7-8 8-9 9
• Compr. metal (lógica) (m) 820 1480 2160 2840 5140 10000 24000
• VDD(V) 2.5 1.8 1.5 1.5 1.2 0.9 0.6
• VT(V) 0.45 0.40 0.35 0.30 0.25 0.20 0.15
• FMAX de relógio (MHz) 750 1250 1500 2100 3500 6000 10000
• Número máscaras 22 23 23 24 25 26 28
• Espess. Óxido 6.5 5.0 4.5 4.0 3.5 2.7 2.0
• Defeitos (m-2)*** 2080 1455 1310 1040 735 520 370
• Custo/bit DRAM inicial (µc)120 60 30 15 5.3 1.9 0.66
EE640
45 nm High-k + Metal Gate Transistors
11
Fonte: http://download.intel.com/technology/architecture-silicon/32nm/IDF_Fall_09.pdf
Em fabricação desde 2007 pela Intel
EE640
Tendência na redução da densidade de defeitos
12
Fonte: http://download.intel.com/technology/architecture-silicon/32nm/IDF_Fall_09.pdf
EE640
4
Tecnologia CMOS 32 nm de alto desempenho da Intel
13
Fonte: http://download.intel.com/technology/architecture-silicon/32nm/IEDM_09_P1268_abstract.pdf
Característica I-V
Seção transversal:
Particularidades:2nd geração de dielétrico high-k d4nd geração de strained siliconRaised S/D regions
EE640
Microprocessador Westmere 32 nm Intel14
http://download.intel.com/technology/architecture-silicon/32nm/IDF_Fall_09.pdf
Fontes: http://download.intel.com/pressroom/kits/32nm/westmere/32nm_WSM_Press.pdf
EE640
Drive nanoeletrônica15
Novos materiaisArquiteturasNovas técnicas
TransistoresLitografiaInterconexões
Fonte: http://www.imec.be/ScientificReport/SR2008/
Single electron tunnelling (SET) devices
Resonant tunnelling diodes (RTDs)
Rapid Single Flux Quantum (RSFQ)
EE640
Materiais com alta constante dielétrica
16
Fonte: http://en.wikipedia.org/wiki/High-k_dielectric
EE640
5
Strained silicon17
Técnicas:Substrato compostos de liga SiGeDeposição de materiais sobre o gatedo gate
Efeitos:Deformação da rede cristalinaAumento da mobilidade
Fonte: http://www.intel.com/museum/online/circuits.htm
EE640 18
Qual o limite para a tecnologia CMOS?
�A evolução encontra-se perto dos limites físicos.
� Já foi demonstrado experimentalmente o funcionamento de transistores isolados, com dimensões mínimas menores que 10 nm.
�O limite real da tecnologia CMOS só o futuro determinará.
�Sobrevida estimada de 20 anos.
EE640
19
Forte tendência ...
� Evolução do ASIC (Aplication Specific Integrated Circuits), incorporando maiores capacidades.
� Concentração de sistemas em um só Chip (SoC), cada vez mais compacto e com software embutido.
� Aproximação com outras especialidades:
� Mecânica, química, ótica, biologia etcFísica
Química
Mecânica
Eletrônica
EE640
Possíveis sucessores do Si-CMOS
• Single electron tunnelling (SET) devices are predominantly aimed at high-density, low-power memory markets especially since a number of the designs are a miniature version of flash memory technology. There are a number of designs for low power SET logic, but as yet none have been demonstrated at room temperature.
• Resonant tunnelling diodes (RTDs) have demonstrated numerous applications and potential markets including digital to analogue converters (DACs), clock quantisers, shift registers and ultralow power SRAM. The RTDs may be designed for much higher speeds than CMOS for DACs, etc. typically in the speed range 10 to 100 GHz or for much lower power than CMOS such as the SRAM technology.
• Rapid Single Flux Quantum (RSFQ) is a digital circuit technology, which offers high speed in the GHz regime, while producing low dissipation. As the superconducting effects upon which the principle is based works already with feature sizes in the micrometer regime, RSFQ has the potentiality to enter the market of applications, where Si-CMOS cannot achieve the same frequencies. Unfortunately, RSFQ as systems based on superconducting materials needs cooling, augmenting the overall costs of the whole system.
20
Fonte: http://www.nanotruck.de/fileadmin/nanoTruck/redaktion/download/Nanoelectronics_Roadmap_EU.pdf
EE640
6
21Evolução da Engenharia “Eletrônica”
Primeiro Transistor Primeiro CI Intel Pentium II
Micro máquinas Nano sistemas Nano tubos de carbono
EE640 22
E depois?
Tubes Semiconductors
MOS CMOS
Transistor IC ULSI ?????
1950 1960 2000
plastic electronics
optics
nanoelectronics
MEMS
biosensors
molecular nanotechnology
magnetoelectronics
2030
Fonte: IMEC
SENSORS
EE640
Tecnologia para SoC23
Até que ponto uma tecnologia CMOS “digital” (< 100 nm) pode ser empregada para realizar blocos analógicos, sinais mistos (AMS), sistemas e sensores monolíticos?
Principais adaptações: - Transistores com baixo leakage e maior excursão de tensão- Interconexões de alta densidade- Componentes passivos R, L e C de precisão
EE640
System-on-Chip (SoC)
24
Fonte: http://download.intel.com/technology/architecture-silicon/32nm/IDF_Fall_09.pdf
EE640
7
Linhas de produtos para CPU e SoC da Intel
25
Tendência: A cada geração as linhas de produção serão distintas
Fonte: http://download.intel.com/technology/architecture-silicon/32nm/IDF_Fall_09.pdf
EE640
Ciclo “V” de Projeto26
Fonte: http://www.itrs.net/Links/2009ITRS/2009Chapters_2009Tables/2009_Design.pdf
EE640
Projeto / Fabricação
• O projetista não deve se preocupar com detalhes da fabricação. “Apenas” deve seguir as regras de projeto.
• Entretanto o conhecimento de alguns detalhes de fabricação são úteis e podem facilitar o projeto.
27
Fonte: https://electronics.wesrch.com/User_images/Pdf/SE1_1188701755.pdf
EE640
Níveis de abstração das etapas de um projeto
28
Fonte: Jan Rabaey
EE640
8
29
Ciclo da indústria de semicondutores
Novos produtos
Desenvolvimentode Mercado
Expansãode Mercado
Redução deCustos
Volume deprodução
InvestimentoTecnológico
Fonte: Ansys solutions, Vol. 7 Issue I 2006
EE640
FIM
EE640 30
top related