dan widianto cah dasram lisensi - didik.blog.undip.ac.id · counter/pencacah nakan tiap uah...
Post on 31-Aug-2018
232 Views
Preview:
TRANSCRIPT
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/Pencacah
LisensiRegister, Pencacah dan SRAMTKC305 - Sistem Digital Lanjut
Eko Didik Widianto
Sistem Komputer - Universitas Diponegoro
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/Pencacah
Lisensi
Bahasan Kuliah
� Sebelumnya dibahas elemen rangkaian sekuensialberupa flip-flop dan latch yang mampu menyimpaninformasi 1 bit
� Berikutnya akan dibahas tentang elemen penyimpan n-bitberupa register dan pencacah (counter)
� register n-bit, meliputi register data dan registergeser
� pencacah n-bit, meliputi pencacah maju dan/ataumundur, sinkron atau asinkron
� blok penyimpan informasi yang lebih besar, yaituSRAM (Static Random Access Memory)
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/Pencacah
Lisensi
Referensi:
1. Stephen Brown and Zvonko Vranesic, Fundamentals ofDigital Logic with Verilog/VHDL, 2nd Edition, McGraw-Hill,2005
� Bab 7.8 tentang Register� Bab 7.9, 7.10 tentang Counter
2. Lee Chin Wei and Andrew Long, “synchronous counter -final report”http://www.doc.ic.ac.uk/~nd/surprise_96/journal/vol4/cwl3/report.html
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/Pencacah
Lisensi
Kompentensi Dasar
Setelah mempelajari bab ini, mahasiswa akan mampu:
1. [C2] menjelaskan struktur dan fungsi register danshift register
2. [C3] memprogram modul Verilog untuk register danregister geser
3. [C3] memprogram modul Verilog untuk pencacahup/down asinkron/sinkron
4. [C2] menjelaskan tentang SRAM dan prinsipkerjanya dengan tepat
5. [C4] mensimulasikan modul-modul tersebut
6. [C5] membuat modul-modul HDL tersintesis untukregister dan counter dengan fungsi serupa denganIC seri 74xx
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/Pencacah
Lisensi
Bahasan
RegisterRegisterRegister Geser
Counter/PencacahPencacah AsinkronPencacah Sinkron
Lisensi
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
RegisterRegister
Register Geser
Counter/Pencacah
Lisensi
Register
� Sebuah flip-flop dapat menyimpan 1 bit data
� Register n-bit tersusun atas n buah flip-flip untukmenyimpan n-bit data
� Contoh penggunaan register:
� Menahan (hold) sebuah keluaran nilai data darisuatu rangkaian aritmatika
� Menahan (hold) nilai pencacah dalam rangkaiancounter/pencacah
� Sinyal clock digunakan secara bersama oleh tiapflip-flop dalam sebuah register
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
RegisterRegister
Register Geser
Counter/Pencacah
Lisensi
Register Geser
� Merupakan sebuah register yang dapat menggeserisinya sejauh 1 bit perclock
� Bisa geser ke kanan atau ke kiri atau kedua arah
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
RegisterRegister
Register Geser
Counter/Pencacah
Lisensi
Register Geser Kanan
� Data digeser ke kanansecara serialmenggunakan masukanIn
� Isi dari tiap flip-flopditransfer ke flip-flopberikutnya di tiap transisinaik sinyal clock
In Q1 Q2 Q3 Q4
t0 1 0 0 0 0
t1 0 1 0 0 0
t2 1 0 1 0 0
t3 1 1 0 1 0
t4 1 1 1 0 1
t5 0 1 1 1 0
t6 0 0 1 1 1
t7 0 0 0 1 1
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
RegisterRegister
Register Geser
Counter/Pencacah
Lisensi
Register Geser dengan Akses Paralel
� Tipe transfer data di sistem komputer
� transfer paralel: trasfer n-bit data sekaligus� transfer serial: transfer 1-bit bit dalam satu waktu
� Untuk mentransfer data secara serial, datadiletakkan dalam suatu register secara paralel(dalam waktu 1 siklus clock) dan digeser keluar satubit dalam satu waktu
� Disebut sebagai konversi data parallel-ke-serial
� Jika bit-bit diterima secara serial, setelah n siklusclock, isid ari register dapat diakses secara paralelsebagai sebuah data n-bit
� Disebut sebagai konversi data serial-ke-paralel
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
RegisterRegister
Register Geser
Counter/Pencacah
Lisensi
Register Geser dengan Akses ParalelRangkaian / Struktur
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah
� Pencacah digunakan di rangkaian aritmatika untukpencacahan
� Rangkaian dapat berupa pencacah naik +1(incremental) maupun turun -1 (decremental)
� Rangkaian counter ini dapat digunakan melakukanbeberapa fungsi, misalnya
� Menghitung kejadian dari suatu kejadian (event)� Membangkitkan interval waktu untuk mengontrolpekerjaan-pekerjaan (task) di sistem digital
� Menghitung waktu mundur antar event
� Rangkaian counter yang paling sederhana dapatdibuat dengan menggunakan flip-flop T
� flip-flop T secara natural cocok untukdiimplementasikan di operasi pencacahan
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Tipe Pencacah
� Pencacah asinkron
� Dibentuk dengan memberikan sinyal clock ke satuflip-flop
� Clock untuk flip-flop berikutnya diperloleh darikeluaran flip-flop sebelumnya
� Respon lambat karena sumber clock ripple dari satutahap ke tahap berikutnya
� Efek ripple serupa dengan rangkaian penjumlahripple-carry (RCA)
� Pencacah sinkron
� Dibentuk dengan memberikan sinyal clock ke semuaflip-flop di waktu yang sama
� Menggunakan sebuah sumber clock tunggal� Mempunyai respon yang lebih cepat daripadapencacah asinkron
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Naik dengan Flip-flop T� Pencacah 3-bit yang dapat mencacah 0 sampai 7 ataupencacah module-8
� Masukan clock untuk ketiga flip-flop dikoneksikan secarakaskade
� Flip-flop pertama terkoneksi ke Clock� Flip-flop berikutnya, sinyal clocknya didrive darikeluaran Q flip-flop sebelumnya
� Rangkaian seperti ini disebut sebagai pencacahasinkron atau pencacah ripple
� Masukan T tiap flip-flop dikoneksikan ke konstan 1
� State tiap flip-flop akan dibalik (toggle) setiap transisinaik clocknya
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Diagram Pewaktuan Pencacah Naik
� Nilai Q0 akan toggle setiap clock cycle
� Perubahan terjadi setelah transisi naik sinyal clock
� Nilai Q1 akan toggle setelah transisi turun dari Q0, demikian jugaQ2
� Nilai Q2Q1Q0 menunjukkan nilai pencacahnya
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Turun dengan Flip-flop T
� Mirip dengan rangkaian pencacah naik, kecualimasukan clock flip-flop kedua dan seterusnyaberasal dari keluaran Q flip-flop sebelumnya
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Diagram Pewaktuan Pencacah Turun
� Nilai Q0 akan toggle setiap clock cycle
� Perubahan terjadi setelah transisi naik sinyal clock
� Nilai Q1 akan toggle setelah transisi naik dari Q0, demikian jugaQ2
� Nilai Q2Q1Q0 menunjukkan nilai pencacahnya
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Latihan
� Desain pencacah naik/turun 3-bit menggunakanflip-flop T. Sebuah masukan kontrol Up/Down harusdisertakan. Jika Up/Down = 0 rangkaian berfungsisebagai pencacah naik. Jika Up/Down = 1rangkaian berfungsi sebagai pencacah turun
� Petunjuk: gunakan gerbang XOR di tiap masukanclock flip-flop, kecuali yang pertama
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Sinkron
� Pencacah sinkron dibentuk denganmemberikan sinyal clock ke semuaflip-flop di waktu yang sama
� Menggunakan sebuah sumberclock tunggal
� Mempunyai respon yang lebihcepat daripada pencacah asinkron
� Pencacah sinkron dengan flip-flop T
� Least significant bit, Q0, berubahsetiap siklus clock
� Bit pertama Q1, hanya berubahsaat Q0 = 1
� Bit kedua Q2, hanya berubah saatQ0 = Q1 = 1
� Atau setiap flip-flop akan berubahstatenya hanya jika semua flip-flopsebelumnya berada di state Q = 1
T0 = 1
T1 = Q0
T2 = Q0Q1
T3 = Q0Q1Q2
.
Tn = Q0Q1 · · ·Qn-1
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Sinkron Naik dengan TFF
� Pencacah sinkron naik 4-bit
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Mempercepat Pencacah
� Mempunyai (n-2) delay gerbang AND
� Bagaimana mempercepat pencacah?
� Gerbang AND kedua langsung mengambil input dariQ0 dan Q1 serta Q2 (total 3 input), bukan keluarandari AND pertama
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Sinkron Turun?
� Masukan T dan gerbang AND berasal dari Q
� Rangkaian?
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Sinyal Enable dan Clear� Dalam rangkaian sebelumnya, keluaran pencacahberubah sebagai response terhadap pulsa Clock
� Kadang diinginkan untuk menon-aktifkan pencacahanatau mereset pencacah (clear)
� Memerlukan sinyal kontrol Enable� Menggunakan flip-flop dengan kemampuan Clearasinkron
� Pencacah direset ke 0 jika Clear=0 (aktive-low)
� Sinyal kontrol Enable dihubungkan langsung ke masukanflip-flop pertama
� Jika Enable=0, maka semua masukan T flip-flopakan 0
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Sinkron dengan Flip-Flop Data
(DFF)
� Secara natural, TFF digunakan sebagai pencacah. Namun,terdapat beberapa alternatif implementasi:
� Flip-flop JK dengan masukan J dan K saling dihubungkan,sehingga membentuk flip-flop T
� Flip-flop D (DFF)
� Metode formal untuk membuat pencacah dengan DFF:
� Sebuah pencacah naik 4-bit akan mencacah urutan0, 1, 2, 3, · · · , 15, 0, 1, · · ·
� Pencacahan ini diberikan oleh keluaran flip-flop Q3Q2Q1Q0
� Nilai masukan D diberikan sebagai berikut:
� D0 = Q0 ⊕ Enable� D1 = Q1 ⊕ Q0 · Enable� D2 = Q2 ⊕ Q1 · Q0 · Enable� D3 = Q3 ⊕ Q2 · Q1 · Q0 · Enable
� Untuk sistem yang lebih besar:Di = Qi ⊕ Qi−1 · Qi−2 · · ·Q1 · Q0 · Enable
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah Naik Sinkron 4-bit dengan DFF
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah dengan Load Paralel
� Pencacah biasanya memulai penghitungan dengannilai 0
� Sebuah masukan asinkron dapat digunakan untukkeperluan ini
� Mungkin diinginkan juga, pencacah memulai dengannilai selain 0 (non-zero)
� Perlu menambah rangkaian untuk menyediakankemampuan load paralel
� Masukan kontrol, load, digunakan untuk memilihmode operasi
� Load=0, mode pencacahan� Load=1, mode load nilai baru ke pencacah
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/PencacahPencacah Asinkron
Pencacah Sinkron
Lisensi
Pencacah dengan Load Paralel
Register,Pencacah dan
SRAM
@2012,Eko DidikWidianto
Register
Counter/Pencacah
Lisensi
LisensiCreative Common Attribution-ShareAlike 3.0Unported (CC BY-SA 3.0)
� Anda bebas:� untuk Membagikan — untuk menyalin,mendistribusikan, dan menyebarkan karya, dan
� untuk Remix — untuk mengadaptasikan karya
� Di bawah persyaratan berikut:� Atribusi — Anda harus memberikan atribusi karyasesuai dengan cara-cara yang diminta oleh pembuatkarya tersebut atau pihak yang mengeluarkanlisensi. Berikan atribusi secukupnya jika Andamenggunakan karya ini.
� Pembagian Serupa — Jika Anda mengubah,menambah, atau membuat karya lain menggunakankarya ini, Anda hanya boleh menyebarkan karyatersebut hanya dengan lisensi yang sama, serupa,atau kompatibel.
� Lihat: Creative Commons Attribution-ShareAlike 3.0Unported License
top related