algan/gan mis-hfetにおける...
TRANSCRIPT
2006/02/15平成17年度 修士論文公聴会
1
Ohno Laboratory
AlGaN/GaN MIS-HFETにおける
ヒステリシス特性の研究
徳島大学大学院 工学研究科 電気電子工学専攻
物性デバイス講座 大野研究室
松田 潤也
2006/02/15平成17年度 修士論文公聴会
2
Ohno Laboratory
発表内容
1. 背景・目的
2. 周波数可変カーブトレーサによるMIS-HFETの特性測定
3. 等価回路モデルによる解析
4. SPICEシミュレーション
5. まとめ
2006/02/15平成17年度 修士論文公聴会
3
Ohno Laboratory
背景
AlGaN/GaN HFET高速・高出力の次世代デバイスとして期待大
ゲートリーク・電流コラプス等
問題点
MIS-HFET• 低ゲートリーク特性
• AC動作でヒステリシス
MIS構造を用いることで低減
2006/02/15平成17年度 修士論文公聴会
4
Ohno Laboratory
1.E-13
1.E-11
1.E-09
1.E-07
1.E-05
1.E-03
1.E-01
-10 -8 -6 -4 -2 0 2
VG [V]I G
[A
]
MIS-HFETのゲートリーク特性
MIS-HFET :1×10-9A以下
ゲートリークの大幅減少
MIS構造:ゲートリークに有効
HFET :1×10-3A程度 HFET
SiOX
SiN
2006/02/15平成17年度 修士論文公聴会
5
Ohno Laboratory
MIS-HFETの問題点 ─AC特性─
0
1
2
3
4
5
6
7
8
0 2 4 6 8 10
VD [V]
I D [
mA
]
0.01Hz0.1Hz1Hz10Hz100Hz1kHz
VG = 0V
0
1
2
3
4
5
6
7
8
0 2 4 6 8 10
VD [V]
I D [
mA
]
0.01Hz0.1Hz1Hz10Hz100Hz1kHz
VG = 0V
0
2
4
6
8
10
-8 -6 -4 -2 0 2
VG [V]
I D [
mA
]
0.01Hz0.1Hz1Hz10Hz100Hz1kHz
VD = 10V
0
2
4
6
8
10
-8 -6 -4 -2 0 2
VG [V]
I D [
mA
]
0.01Hz0.1Hz1Hz10Hz100Hz1kHz
VD = 10V
Ohno Laboratory
HFET
MIS-HFET
2006/02/15平成17年度 修士論文公聴会
6
Ohno Laboratory
目的
AC動作におけるID-VG特性の特性変化の
メカニズム解明
MIS-HFETのDC動作
ダイオードを用いた等価回路モデルで解析
(菊田大悟他:第52回応用物理学関係連合講演会 1a-S-2)
MIS-HFETのAC動作
MIS界面の特性解析が必要
ID-VG特性に着目
2006/02/15平成17年度 修士論文公聴会
7
Ohno Laboratory
MIS-HFETのDC解析
-6 -5 -4 -3 -2 -1 0 1 2 310-15
10-12
10-9
10-6
10-3
100
GA
TE C
UR
RE
NT
[A]
VOLTAGE ACROSS AlGaN LAYER [V]
VS = 0V, VD = 1V
HFET
EB SiOX MISFET
CVD SiO2 MISFETAlGaN層にダイオード特性
正バイアス時にリーク大
負バイアスでは低リーク
• ワイドバンドギャップ系デバイスにおいては
絶縁膜は有限抵抗としてふるまう
• リーク電流は高抵抗化したAlGaN層が制限
2006/02/15平成17年度 修士論文公聴会
8
Ohno Laboratory
DC解析モデル
0 5 10 150
5
10
15
20
25 Simulated Experiment
DR
AIN
CU
RR
EN
T [m
A]
DRAIN VOLTAGE [V]
VG : -4 to +6V, +1V step
LG=100μm, WG=200μm
等価回路モデルによりDC特性を再現可能
RInsulator
D
Gate
2DEG
Insulator
AlGaN
2006/02/15平成17年度 修士論文公聴会
9
Ohno Laboratory
測定サンプル
オーミック電極形成(EB:Ti/Al/Ni/Au 50/200/40/30nm)
アニール(N2中,850℃,3min)
素子間分離(RIE)(エッチング深さ:60nm)
ゲート絶縁膜堆積
ゲート電極形成(EB:Ni/Au 80/30nm)
ウェハカット
プロセスフロー
Insulator
AlGaN (x=0.281)
GaN
Drain Gate Source
28nm
サンプル構造
ゲート長LG = 4μm
ゲート絶縁膜 : SiOX(EB)
膜厚 = 90nm
SD
G
S-D間距離 = 14μm
ゲート幅WG = 50μm
2006/02/15平成17年度 修士論文公聴会
10
Ohno Laboratory
周波数可変カーブトレーサ
測定条件
・最大掃引周波数:100kHz ・印加電圧範囲:±10V
高速バイポーラ
電源
SG
D
Ri=10Ω
ファンクションジェネレータ
Ch1
Ch2
オシロスコープ
Ch2
Ch1
PC
NF WF1946NF HSA4011
Tektronix TPS2024
Ch1:定電圧
Ch2:正弦波
ID
2006/02/15平成17年度 修士論文公聴会
11
Ohno Laboratory
ID-VG特性の周波数依存性
VG増加→ID増加
VG=2V以上でID一定
低周波
VGによらずIDほぼ一定
高周波
大きなヒステリシス
反時計回りのループ
中間周波0
0.5
1
1.5
2
2.5
-4 -2 0 2 4 6 8
VG [V]
ID [
mA
]
0.01Hz
10Hz
1kHz
100kHz
VD = 1V
2006/02/15平成17年度 修士論文公聴会
12
Ohno Laboratory
0
0.5
1
1.5
2
2.5
0 5 10
VG [V]
I D [
mA
]
0.01Hz
100kHz0
0.5
1
1.5
2
2.5
-5 0 5
VG [V]
I D [
mA
]
0.01Hz
100kHz
0
0.5
1
1.5
2
2.5
-10 -5 0
VG [V]
I D [
mA
]
0.01Hz
100kHz
ID-VG特性の掃引中心電圧依存性
-5V中心 0V中心 5V中心
中心電圧の上昇に伴い変化点上昇
高周波
中心電圧の影響なし
低周波
2006/02/15平成17年度 修士論文公聴会
13
Ohno Laboratory
AC解析モデル
・絶縁膜
RとCの並列接続
・AlGaN層
ダイオードとCの
並列接続
界面電位VInterfaceが実質的なゲート電圧
CInsulator
CAlGaN
RInsulator
D
Gate
2DEG
Insulator
AlGaN
2006/02/15平成17年度 修士論文公聴会
14
Ohno Laboratory
界面電位の周波数依存性
ダイオードOFFVG=VInterface
ダイオードONVInterface一定
低周波
中間周波数RとC混在により
位相にずれヒステリシス
-3
-2
-1
0
1
2
3
-3 -2 -1 0 1 2 3 4 5 6 7
VG [V]
VIn
terf
ace
[V]
0.01Hz
10Hz
1kHz
100kHz
Cの比で決まる傾きの直線
高周波
中心電圧付近で変化
2006/02/15平成17年度 修士論文公聴会
15
Ohno Laboratory
位相差とヒステリシスの関係
-3
-2
-1
0
1
2
3
-5 -2.5 0 2.5 5
VG [V]V
Inte
rfac
e [V
]
遅れ位相
進み位相
CInsulatorRInsulator CAlGaNRAlGaN>
CInsulatorRInsulator CAlGaNRAlGaN<
進み位相:時計回り
遅れ位相:反時計回り
CInsulator
CAlGaN
RInsulator
Gate
2DEG
RAlGaN
Insulator
AlGaN
2006/02/15平成17年度 修士論文公聴会
16
Ohno Laboratory
位相差とヒステリシスの関係
0
0.5
1
1.5
2
2.5
-4 -2 0 2 4 6 8
VG [V]I D
[m
A]
0.01Hz
10Hz
1kHz
100kHz
実測データのループは反時計回り
CInsulator・RInsulator CAlGaN・RAlGaN<
遅れ位相
RInsulator はRAlGaNより小さい
CInsulator≅ CAlGaN
絶縁膜の抵抗値がヒステリシスに大きく影響
VD = 1V
2006/02/15平成17年度 修士論文公聴会
17
Ohno Laboratory
SPICEシミュレーション
SPICE(Simulation Program with Integrated Circuit Emphasis )
回路シミュレータを用いることでPC上で回路の動作を解析可能
シミュレータとしてSpectrum SoftwareのMicro-Cap8 Evaluationを使用
2006/02/15平成17年度 修士論文公聴会
18
Ohno Laboratory
シミュレーション回路
Gate
Insulator
AlGaN
Insulator : RInsulator = 4×1010 Ω, CInsulator = 1×10-14 FDiode : IS = 1×10-13 A, n = 2FET : Level 1, tAlGaN = 30 nm, WG = 50 μm, LG = 0.5 μm,
VTH = -1 V, μ = 900 cm2/Vs
ゲートを8分割して計算
2006/02/15平成17年度 修士論文公聴会
19
Ohno Laboratory
シミュレーション結果 ─ID-VG周波数依存性─
ループの向きも含めてほぼ実測値を再現
0
0.5
1
1.5
2
2.5
-4 -2 0 2 4 6 8
VG [V]
I D [
mA
]
0.01Hz
10Hz
1kHz
100kHz
0
0.5
1
1.5
2
2.5
-4 -2 0 2 4 6 8
VG [V]I D
[m
A]
0.01Hz
10Hz
1kHz
100kHz
VD = 1V VD = 1V
2006/02/15平成17年度 修士論文公聴会
20
Ohno Laboratory
シミュレーション結果 ─ID-VG掃引中心電圧依存性─
0
0.5
1
1.5
2
2.5
0 5 10
VG [V]
I D [
mA
]
0.01Hz
100kHz0
0.5
1
1.5
2
2.5
-5 0 5
VG [V]
I D [
mA
]
0.01Hz
100kHz
0
0.5
1
1.5
2
2.5
-10 -5 0
VG [V]
I D [
mA
]
0.01Hz
100kHz
0
0.5
1
1.5
2
2.5
0 5 10
VG [V]
I D [
mA
]
0.01Hz
100kHz0
0.5
1
1.5
2
2.5
-5 0 5
VG [V]
I D [
mA
]
0.01Hz
100kHz
0
0.5
1
1.5
2
2.5
-10 -5 0
VG [V]
I D [
mA
]
0.01Hz
100kHz
実測
シミュレーション
2006/02/15平成17年度 修士論文公聴会
21
Ohno Laboratory
まとめ
• 周波数可変カーブトレーサを用いMIS-HFETのID-VG特性を測定
• 等価回路モデルとSPICEシミュレーションによりMIS-HFETのID-VG特性を解析
ヒステリシスの原因はゲート電圧と界面電位間の位相差
ワイドバンドギャップ系デバイスにおいては絶縁膜の特性に注意が必要
絶縁膜の抵抗が影響
2006/02/15平成17年度 修士論文公聴会
22
Ohno Laboratory
ループ方向の条件算出
InsulatorInsulator
InsulatorInsulator
CRjRZ
ω+=
1 AlGaNAlGaN
AlGaNAlGaN
CRjRZω+
=1
G
AlGaNInsulator
AlGaNInterface V
ZZZV+
=
G
AlGaNInsulatorAlGaNInsulatorAlGaNInsulator
InsulatorAlGaNInsulatorAlGaN VCCRRjRR
CRRjR)( +++
+=
ωω
AlGaNInsulator
AlGaNInsulatorAlGaNInsulatorInsulatorInsulatorInterface
RRCCRRCRV
++
−=∠ −− )(tantan 11 ωω
AlGaNAlGaNInsulatorInsulator CRCR =
CInsulator
CAlGaN
RInsulator
VG
GND
RAlGaN
VInterface
進み遅れの境界条件0>∠ InterfaceV0<∠ InterfaceV
:進み
:遅れ
2006/02/15平成17年度 修士論文公聴会
23
Ohno Laboratory
絶縁膜依存性
0
0.5
1
1.5
2
2.5
-6 -4 -2 0 2 4 6
VG [V]
ID [
mA
]
0.01Hz
10Hz
1kHz
100kHz
SiN (膜厚100nm)
EB-SiOX(膜厚25nm)
0
1
2
3
4
5
-6 -4 -2 0 2 4 6
VG [V]
ID [
mA
]
0.01Hz
10Hz
1kHz
100kHz