CIC

1-1

晶片製作申請事前注意事項說明

晶片實作組2004/05/10

CIC

1-2

•講義內容更新說明•重要公告•晶片製作申請•儀器設備使用申請•常見不受理申請原因•注意事項•Stream out ＆ 檔案上傳方式•審查會後資料修改 & 其他應注意事項•製程公告、規定

Outline

CIC

1-3

講義內容更新說明

頁碼 原文 更新 修訂時間1-1 93/04/08 93/05/10 93/05/10

CIC

1-4

重要公告 1:TSMC 下線 DRC 注意事項 (更新 )由於先前有學生因違反 design rule, 而造成 tsmc Fab 廠人力負擔及時間延誤 ,所以 tsmc嚴重警告 ,這些舉動不僅影響下線者本身 ,也有可能造成其他客戶及 Fab 廠損失 ,而未來如有類似情況 ,則 tsmc 有拒絕下線的權力 ,所以 tsmc 要求“ design rule document is golden, every design has to follow design rule document”,所以晶片必需符合廠商提供的 design rule 才具有下線申請資格 ,並且麻煩各位配合下列事項 :

•CIC 目前均接受 Dracula & Calibre DRC report, 但之前曾發生有因使用 Dracula 舊版次而產生DRC 無法 check 到 error 的問題 ,所以至 tsmc 下線者若是採用 Dracula 做為 DRC 驗證 tool者務必使用最新版次 (IC5.0.33, Dracula 4.9.12-2003) 或以上來 run DRC 以避免此問題。由於每一梯次之申請件數均甚為龐大 , CIC 限於人力因素目前僅用 Calibre 來驗證之並做為下線申請資格審核的依據。

•每次下線前請務必上 CIC 網站下載最新製程資料 ,並利用 CIC release 最新的 command file 作 DRC,LVS check

•DRC report 必須沒有錯誤才具有下線申請資格 ,若因有 command file 所造成的假錯 ,則必須至 http://www2.cic.org.tw/~shuttle/drc/ 確認是否為合理的假錯 , 並且將錯誤逐條解釋 ,並註明錯誤代號 ,若錯誤不為網址上所確認的合理假錯 ,則必須事先跟工程師確認。

CIC

1-5

重要公告 2

•每梯次之截止時間一律訂為申請截止日當日下午五點整，逾時將關閉 FTP

，並不再接受檔案上傳，請注意網路壅塞情形，盡早上傳，以免因逾時及檔案上傳不完整而喪失下線資格。

•每次有佈局檔上傳，均需附上 DRC, LVS 驗證結果，並都務必記得上傳 OK

檔， 並至下列網址 : http://www2.cic.org.tw/~shuttle/chipworks/ 確認上傳資料， CIC 將依該網頁資料進行下線作業，不再另行通知，若對此有任何疑問，請在上傳日當天 17:00 前聯絡製程工程師

CIC

1-6

加入會員申請者在申請晶片製作之前，教授 /學生均須完成加入會員與製程資料申請及授權。 加入會員網址： http://www.cic.org.tw/cic_v13/main.jsp / 系統登入(教授若欲更改基本資料 ,亦需由此登入方能修改 )

CIC

1-7

製程資料申請 申請網址 : http://www2.cic.org.tw/chip_fabrication/echip_fab/業務承辦人 : 張惠禎小姐， Tel:03-5773693*174 ， Email: jenny@cic.org.tw 。

CIC

1-8

前瞻性晶片製作申請 1.ftp 技術資料包括佈局檔、佈局驗證結果檔 (*.SUMMARY, *.LVS 或 Apollo 驗證結果檔 ) 與 Tapeout ReviewForm 。註：使用 Cell-Based Flow 者，另附 Fault Coverage log 檔。

2.ftp 申請書電子檔包括 (1) 前瞻性晶片製作申請表 (93 年度 ) (2) 設計內容： [1] 相關研究發展現況 [2] 研究動機 [3] 架構簡介 [4] 設計流程

[5] 模擬結果 [6] 預計規格列表 [7] 測試考量 [8] 參考文獻。 (3) 佈局驗證結果錯誤說明 ( 無誤者仍需註明 : 驗證無誤 ) (4) 佈局平面圖 (5) 打線圖 ( 選擇不包裝的申請者，免送。 ) (6) 智慧財產權切結書 (93 年度 )

註：以上 (1) 至 (6) 項合成一個電子檔。

3. 限時掛號郵寄 ( 以郵戳為憑 ) 或親送申請資料包括 (1) 前瞻性晶片製作申請表 (93 年度 ) (2) 智慧財產權切結書 (93 年度 ) 註：以上 (1) 、 (2) 需要蓋系所章與指導教授簽名。

CIC

1-9

教育性晶片製作申請 1.ftp 技術資料。 包括佈局檔、佈局驗證結果檔 (*.SUMMARY, *.LVS 或 Apollo 驗證結果檔 ) 與 Tapeout Review Form 。

2.ftp 申請書電子檔。 包括 (1) 教育性晶片製作申請表 (93 年度 ) – 1/2 (2) 教育性晶片製作申請表 (93 年度 ) – 2/2 (3) 設計內容： [1] 原理及架構說明 [2] 設計流程 [3] 電路詳圖 [4] 模擬結果 [5] 預計規格列表 [6] 測試考量。 (4) 佈局驗證結果錯誤說明 ( 無誤者仍需註明 : 驗證無誤 ) (5) 佈局平面圖 (6) 打線圖 ( 選擇不包裝的申請者，免送。 ) (7) 智慧財產權切結書 (93 年度 ) 註：以上 (1) 至 (7) 項合成一個電子檔。

3. 限時掛號郵寄 ( 以郵戳為憑 ) 或親送申請資料。包括 (1) 教育性晶片製作申請表 (93 年度 ) – 1/2 (2) 教育性晶片製作申請表 (93 年度 ) – 2/2 (3) 成績計分點名單 (4) 智慧財產權切結書 (93 年度 ) 註：以上 (1) 、 (2) 、 (3) 、 (4) 需要蓋系所章與指導教授簽名。

CIC

1-10

成績記分點名單範例

CIC

1-11

測試元件晶片製作申請– 1/2 1. ftp 技術資料 包括佈局檔、佈局驗證結果檔 (*.SUMMARY, *.LVS 或 Apollo 驗證結果檔 ) 與 Tapeout Review For

m 。

2. ftp 申請書電子檔 包括 (1) 測試元件晶片製作申請表 (93 年度 ) (2) 設計內容： [1] 相關研究發展現況 [2] 研究動機及未來應用範圍 [3] 元件結構及其等效 模型簡介 [4] 設計流程 [5] 模擬結果 ( 或未來量測項目) [6] 預計規格列 表 ( 或預計元件趨勢 ) [7] 測試考量 [8] 參考文獻 (3) 佈局驗證結果錯誤說明 ( 無誤者仍需註明 : 驗證無誤 ) (4) 佈局平面圖 (5) 智慧財產權切結書 (93 年度 ) 註：以上 (1) 至 (5) 項合成一個電子檔。

3. 限時掛號郵寄 ( 以郵戳為憑 ) 或親送申請資料 包括 (1) 測試元件晶片製作申請表 (93 年度 ) (2) 智慧財產權切結書 (93 年度 ) 註：以上 (1) 、 (2) 需要蓋系所章與指導教授簽名。

CIC

1-12

測試元件晶片製作申請 - 2/2

4. 測試元件晶片製作之審查方式：一切均由書面審查。

5. 下線製作優先順序列於前瞻性之後，等同教育性晶片，但為了有更多的元件模型提供學生電路設計，如經委員判定該梯次有符合下線資格的晶片，則每梯次至少下一顆，每顆晶片面積限制如下：

(1). CMOS 製程：晶片之長寬不得超過 (即小於等於 )1.5mm X 1.5mm；

(2). GCT HBT & WIN PHEMT 製程：一律以申請表格上可勾選之面積為限。面積必須不得超過 (即小於等於 ) 2 mm2 其他自訂大小之面積一概不予受理。

CIC

1-13

晶片製作申請相關業務承辦人製 程 名 稱 技術方面 申請方面

1. UMC 0.18um Mixed Signal (1P6M) CMOS 張文旭先生，分機 176 ，Email:wenshu@cic.org.tw

* 教育性 - 測試元件 - 前瞻性：張惠禎小姐，分機 174,

Email: @cic.org.tw

* 學校自費 / 產研界：簡靜美小姐，分機， 162,

Email: mei@cic.org.tw

2. TSMC 0.18um Mixed Signal (1P6M) CMOS 邱盈中先生，分機 178 ，Email:ycchiu@cic.org.tw

3. TSMC 0.35um Mixed-Signal (2P4M) CMOS 彭罡竚先生，分機139 ， Email:kangchu@cic.org.tw使用 Cell-Based Flow ：許志賢先生，分機 147 ，Email:chhsu@cic.org.tw使用 MEMS ：賴建銘先生，分機 179，Email:cmlai@cic.org.tw

4. TSMC 0.35um 3P3M SiGe BiCMOS 陳憲穀先生，分機191 ， Email:hkchen@cic.org.tw

* 教育性 - 測試元件 - 前瞻性：陳怡華小姐，分機 131,

Email: eva@cic.org.tw

* 學校自費 / 產研界：簡靜美小姐，分機， 162,

Email: mei@cic.org.tw

5. TSMC 0.25um Mixed Signal (1P5M) CMOS 張文旭先生，分機 176 ，Email:wenshu@cic.org.tw使用 Cell-Based Flow ：張年翔先生，分機 171 ，Email:nschang@cic.org.tw

6. WIN 0.15um PHEMT 蕭旭峰先生，分機 175 ，Email:hfs@cic.org.tw

7. GCTC HBT 陳憲穀先生，分機191 ， Email:hkchen@cic.org.tw

郵寄晶片製作申請資料：收件地址：新竹市科學園區展業一路 1 號 1F 學校→收件人：陳怡華，學校自費 / 產研界→收件人：簡靜美

CIC

1-14

測試報告停止收書面報告

1. 晶片系統設計中心晶片下線測試報告停止收取書面測試報告，晶片下線設計者需於測試報告繳交期限內傳送電子檔測試報告（Word 格式）至： testadm@cic.org.tw

2. 測試報告填寫表格請至 CIC 網頁晶片製作 -> 申請表格下載 -> 選擇前瞻性測試報告格式或教育性測試報告格式下載。 ( 目前已更新為 93 年新版本 , 請勿再用舊版本 ) 3.繳交報告者須自行備份寄送電子檔當日傳送資料或儲存傳送回條至少三個月，當作申覆依據。設計者請定期上 CIC 網查詢測試報告缺繳紀錄 , 若有紀錄錯誤 , 請儘早和測試報告收件人員聯繫 , 提供證明 , 以免損失您下線權益 .

4. 未來 CIC 年度論文集將以光碟燒錄方式寄送各校圖書館及國家圖書館留存。

CIC

1-15

儀器設備使用申請儀器設備使用申請或技術諮詢欲借用打線機同學皆須上過訓練課程 , 每次課程開課時間約為收到晶片前一周

詳細課程時間會公佈於 e-news 上 . 所有開課訊息也都會 mail給所有老師

竹科：張恆茹小姐，電話 03-5773693-192 ， Email: henzu@cic.org.tw,

南區辦公室：涂志和先生，電話 06-5053041-108 ， Email:jrhe@cic.org.tw

繳交測試報告

傳送電子檔測試報告（Word 格式）至： testadm@cic.org.tw即可，無須再郵

寄測試報告書面資料。 Testkey部分尚須繳交完整量測數據與元件等效模型

教育性 / 前瞻性晶片 – 竹科 張恆茹小姐（ 03)5773693-192

Testkey- 各製程相關負責人， 例如： UMC 0.18um Mixed Signal (1P6M) C

MOS 負責人 張文旭先生， TSMC 0.35um Mixed-Signal (2P4M) CMOS 使用 C

ell-Based Flow 負責人許志賢先生

CIC

1-16

常見不受理申請原因•缺交測試報告，教授累計測試報告三篇未繳 ，學生任一篇測試報告未繳。 •逾時、逾期上傳檔案或送交申請書或檔案不完整。•無驗證結果說明， layout 檔案不完整。•教育性晶片課程名稱及授課教授與「成績計分點名單」不符，或參與學生姓名與「成績計分點名單」不符。•針對審查委員所提之建議或修改事項提出之修改內容傳回時間超出規定時限。 •針對審查委員所提之建議或修改事項提出之修改內容未傳回或傳回不完整。•此梯次面積不足，依評審成績及指導教授之 Paper credit 比較後，無法提供面積

給予下線。•設計案面積超過申請項目之限制大小。•電子檔打不開。•用錯 Technology File 。•DRC Error 。

CIC

1-17

其他注意事項 -1• TSMC 0.35um SiGe 製程因驗證軟體版本更新，使用舊版本之 DRACULA DR

C, LVS 將發生無法預期錯誤，因此 CIC 將不再提供 DRACULA command file,

改以提供 Calibre DRC, LVS, LPE 之 rule file 作驗證，下線者均需改附 Calibre

之驗證結果。•若在 CIC RF Testkey Library中已有資料 , 將不接受申請製作 , 查詢方式 :

CIC Web Site => 晶片製作 => 晶片測試辦法及量測資料下載•智慧財產權切結書填寫要完整 ,中文專稱題名稱要與申請書上的專題名稱相符 .

•根據 92 年各製程晶片下線顆數統計，發現 TSMC 0.35um 2P4M 與 UMC

0.18um 1P6M 製程晶片顆數偏低，因此這兩個製程尚有較多晶片面積的資源可 以提供學校使用，歡迎各校教授與同學多加利用。

•TSMC 0.35um 2P4M Mixed-Signal 製程於 92 年七月開始提供，取代 TSMC 0.35um

1P4M 以及 UMC 0.5um 2P2M Mixed-Mode 製程。請勿直接將 TSMC 0.35um 2P4M

製程

當作 TSMC 0.35um 1P4M 的擴充版，而混用 spice model 以及 technology file 。

CIC

1-18

其他注意事項 -2

•新增「學術界下線繳交佈局檔及注意事項」，申請者下線前應注意此項訊息，相

關內容見網址： http://www2.cic.org.tw/chip_fabrication/index.html

•提醒學校自費晶片製作申請者注意：若您有 TSMC 0.18/0.25/0.35 SiGe 製程及

UMC 0.18 製程擬晶片製作，請儘早提出申請。因此四製程為 Foundry 廠的 shuttl

e 製程，以方塊 (block ,5000x5000 um^2) 數訂購，而 每梯次的方塊數有限，故申

請者須於時程表申請截止前三個月預約。如未能提前預約，則無法確認 foundry 廠

有方塊數可供下線。

•TSMC 0.25um 、 UMC 0.18um Cell-Base 製程，上傳目錄獨立為 CBT25 、 CBU

18 。原有 TSMC 0.35um Cell-Base 製程目錄由 COMPASS35 更名為 CBT35 。目

錄用途請參考 : http://www2.cic.org.tw/~shuttle/chipworks/

CIC

1-19

其他注意事項 -3

提醒 I/O Library 、 Cell-Based 以及 MEMS 製程的使用者 :

1. 若您有使用 I/O Library或 Cell Library 請務必在晶片製作申請表上做正確的勾選。

2.I/O Library 所指的是晶片送至 CIC 後，由 CIC做合成的 I/O Library ，並非同學自行設計、透過其他管道所取得的 Cell Library或是裸 PAD 。

3.Cell Library 所指的是晶片送至 CIC 後，由 CIC做合成的 Cell Library (使用 Cell-Based Flow) ，並非同學自行設計或是由其他管道所取得的 Cell Library

4.MEMS 製程指的是利用 CIC提供的後製程（由 RLS光罩定義）。若無利用 CIC提供之後製程則不必勾選。

5. 請謹慎勾選 , 以免因勾選錯誤而造成晶片無法正常工作

CIC

1-20

其他注意事項 -4

使用製程： (1) UMC 0.18um 1P6M CMOS ( 使用 Cell-Based Design Kit(UMC/Artisan) )(2) TSMC 0.18um 1P6M CMOS

(3) TSMC 0.35um 2P4M Mixed-mode ( 使用 Cell-Based Design Kit(TSMC/TSMC), 使用 TSMC I/O pad, 使用 CMOS MEMS( 使用 CIC 的後製程 ), 使用 CMOS MEMS( 後製程自行處理 ) (4) TSMC 0.35um 3P3M SiGe BiCMOS

(5) TSMC 0.25um 1P5M CMOS( 使用 Cell-Based Design Kit, 使用 TSMC I/O pad)(6) GCT 2.0um HBT: 1mm x 1mm 1mm x 2mm 1.5mm x 1mm 1.5mm x 2mm 2mm x 1mm

2mm x 2mm 2.5mm x 1mm 2.5mm x 2mm 3mm x 1mm 3mm x 2mm(7) WIN 0.15um PHEMT: 1mm x 1mm 1mm x 2mm 1.5mm x 1mm 1.5mm x 2mm 2mm x 1mm 2mm x 2mm 2.5mm x 1mm 2.5mm x 2mm 3mm x 1mm 3mm x 2mm

1. 使用 CIC 所提供之 cell-library 者 (I/O pad除外 ) ，晶片申請案不論面積大小均

要參加複審會 2. 使用 CIC 所提供之 cell-library 者，必須要在晶片製作申請表 的使用製程項目做

正確之勾選，以利 CIC 做正確的處理 ( 避免影響同學本身下線的權益 )3. 勾選項目如下

* 使用 CIC 所提供之 cell-library 且需要 CIC 做 replace 者，請務必勾選 使用Cell-Based Design Kit

* 使用 CIC 所提供之 I/O Pad( 不含裸 PAD) 且需要 CIC 做 replace 者，請務必勾選 使用 TSMC I/O pad

CIC

1-21

其他注意事項 -51. 為正確分類所設計電路之屬性以方便委員審查並加速作業，新增設計電路所 屬類別一項，請務必勾選否則將可能會因未註明清楚而導致給不同專長領域

的委員來審查的結果。2. 勾選項目如下 設計電路所屬類別 : (1) Digital (2) Analog (3) RF (4) RF MEMS (5) Sensor MEMS

3. 因應無線通訊應用頻段提升之需求 , CIC 擬於 93 下半年停止提供 TSMC

0.25um 製程 , 並將相關經費挪至 0.18um 製程 , 提供學校更多高階製程下線機

會 , 並預計於 93 年 Q4 提供 0.13um 製程以提升學校研發水準 .

4. 前瞻性 / 教育性 / 測試元件「晶片製作申請及審查流程」係針對學校提出晶片

製作申請時，為達到資源共享，作業整合，並配合下線廠商的時程，而分數

個階段進行審核及處理，作為晶片製作申請應遵循之規則。相關資料下載網

址： http://www.cic.edu.tw/chip_fabrication/index.html進入選項「申請表

格下載」。

CIC

1-22

CIC FTP 目錄結構1P6M181P6M18

newnew

0101

0202

locklock

1P5M251P5M25

ADV2P4M35ADV2P4M35

EDU2P4M35EDU2P4M35

CBT35CBT35

CBT25CBT25

製程目錄

申請 FTP# 目錄

已申請 / 上傳之目錄

閉鎖用目錄

CIC

1-23

檔案上傳流程（第一階段）進入 FTP 站

進入製程目錄

進入 new 目錄

上傳一小檔案

離開 FTP 站立刻開始第二階段上傳

離開 FTP 站等待15 分鐘再上站失敗

成功

CIC

1-24

檔案上傳第一階段—申請 FTP Number

％ ftp 輸入 FTP 指令，進入 FTP 對話環境（ PC 亦同） ftp>open ftp.cic.org.tw 3000 開啟至 ftp.cic.org.tw ， port 3000

Name(….):layout 　　　　　　　　　　 使用者名稱輸入 layout

Password:user@machine.school.edu.tw password 為申請者之 email

ftp>cd 1P5M25 進入 251P5M 製程之目錄

ftp>cd new 進入新的目錄已取得 ftp 編號

順利的話，你所在的目錄是

1P5M25/new

同時你會拿到一個目錄編號。若此時無法進入，代表有其它申請者正在上傳檔案，請稍後再試。若有人卡死，正常狀況下，該君將在半小時內自動被系統踢掉

ftp>bin 設定上傳檔案格式為 binary

ftp>put xxxx.drc 先將 drc 結果等小型檔案上傳

ftp>bye 離開命令列 ftp 軟體

上傳第一階段已完成，務必將所得到的 ftp no 填入申請書中。離線後可以立即再度上傳剩餘檔案

CIC

1-25

檔案上傳流程（第二階段）

進入製程目錄

進入和取得編號同名的目錄

上傳所有檔案

上傳“ ok” 檔

進入 FTP 站

離開 FTP 站

CIC

1-26

檔案上傳第二階段

％ ftp 輸入 FTP 指令 ( 再度連線 ) ，進入 FTP 對話環境（ PC 亦同）

ftp>open ftp.cic.org.tw 3000 開啟至 ftp.cic.org.tw ， port 3000

Name:layout 　　　　　　　　　　 使用者名稱輸入 layout

Password:user@machine.school.edu.tw password 為申請者之 email( 須與第一階段所使用之 email 相同 )

ftp>cd 1P5M25

ftp>cd 03 進入與取得編號同名目錄現在，你所在的目錄是1P5M25/03

ftp>bin

ftp>put *.gds 上傳除了“ ok” 檔外的所有檔案ftp>put *.doc

ftp>put ok 最後上傳“ ok” 檔，一定要最後再上傳！ftp>bye

%

上傳已經完成，接下來可以等待系統檢查結果

CIC

1-27

晶片資料確認

打開瀏覽器鍵入 http://www2.cic.org.tw/~shuttle/chipworks/

點選您所上傳製程連結，如 EDU1P4M35

鍵入網址

選擇製程

錯誤原因與處理

CIC

1-28

晶片資料確認（續）

編號 01 號佈局檔資料列表

編號 02 號佈局檔資料列表

在網頁中尋找自己的編號，確認檔案名稱等資料正確性

CIC

1-29

檔案上傳注意事項 -1

•上傳前請確定檔案均無夾帶病毒•上傳前注意檔案均為最後版本，申請書電子檔需整合為單一檔案•取得編號後，請先退出“ new” 目錄，再“ cd” 至所取得之編號資料夾內上傳檔案，以避免個人佔用“ new” 目錄過久，影響其他同學攫取編號•請記住自己的編號，避免檔案傳送至其他申請者之資料夾•請於截止日前必須傳送完全部所需資料，逾時不予受理•傳送完成後，請再次確認檔案大小是否相符，確保檔案完整性

CIC

1-30

檔案上傳注意事項 -2

•上傳檔案時，請務必先下“ bin”指令，以免檔案損壞或無法讀取

•若檔案傳錯或更動需要更新檔案再上傳，則須更改檔案名稱；重新上傳佈局檔，需再附上 DRC, LVS驗證結果，並再上傳“ ok”檔，並務必記得再度至網址 (http://www2.cic.org.tw/~shuttle/chipworks/)確認上傳資料

•只要有上傳檔案，都務必記得再度瀏覽網頁確認自己資料正確性，以免因資料不正確而喪失下線資格

CIC

1-31

自行閉鎖檔案上傳權限

•如果已經確認自己的佈局檔一切正確，可以自行將目錄上傳權限閉鎖（亦可開鎖）。請參考http://www2.cic.org.tw/~shuttle/chipworks/ 中的說明。上傳目錄的權限亦可由上述連結看到。

•上傳截止後（上傳截止日當天 17:00），目錄將被 CIC閉鎖，使用者亦無法自行開鎖。此時無法再上傳檔案，請再度瀏覽網頁確認自己資料正確。若先前資料正確，而在 17:00 後遭人竄改，為了避免晶片製作錯誤，請一定要聯絡 CIC ，我們會依照檔案更新先後紀錄處理。

CIC

1-32

1. 口頭報告時間分配 , 每人 20 分鐘 ( 包括審查委員問問題 )

(1) 相關研究發展現況及研究動機 .....…2 分鐘 (2) 架構簡介及電路設計 ...................... 5 分鐘 (3) 模擬結果 .........................................3 分鐘 (4) 佈局驗証及包裝結果 ...................... 2 分鐘 (5) 測試考量 ........................................ 2 分鐘 (6) 審查委員發問 ................................. 6 分鐘 2. 請同學提早 30 分鐘在現場等候，以隨時遞補不克前

來 的同學

審查會注意事項

CIC

1-33

其他應注意事項•除了為電路間的相互比較，否則一份申請書只能包含一個電路。

•驗證結果說明 (DRC, LVS) ，需以條列方式敘述，說明錯誤原因，並附註所使用之驗證檔案之版本。 ( 如 calibre DRC Ver. 2.2P3)

•口頭報告資料以投影片為主，每一個會場均提供投影機。 1F 的大會議室、訓練教室 A 與 B 提供單槍投影設備，欲使用者請攜帶光碟片，並準備意外狀況使用之透明投影片 (CIC 並不提供列印投影片 ) 。若因 CD-

ROM 無法讀取，需以投影片（無準備者需自行負責）勿攜帶筆記型電腦或 USB儲存裝置。• 口頭報告的申請者，應按時間表提早 30 分鐘到達會場，遲到者以棄權論， CIC 不再額外安排審查時間。

CIC

1-34

審查會後資料修改

•僅在審查會中得到委員同意者，方可進行資料修改。如資

料需修改，需於期限內完成，並以一次為限•修改後之資料需附於申請書後，並整合為單一檔案；上傳

時，請先來電告之工程師其製程種類與編號。•修改之資料傳真至 CIC ，請註明製程種類，編號，予所負責

之工程師。•申請者由申請開始至公布下線名單前，需經常注意 E-mail

與通訊方式，以利審查作業進行。

CIC

1-35

申請 TSMC 0.35um 2P4M 製程下線注意事項• CIC 已於三月中旬更新 TSMC 0.35um 2P4M 製程

的 Calibre DRC Command File 與 Design Rule 文件電子檔 (Ver 2.3) ，請有申請使用本製程之申請者至 CIC 網頁下載，並請於下線前使用最新版本的Command File 進行驗證工作。

• 若使用新版的 Command File 進行驗證出現了可能是 Command File 誤判的錯誤或是有任何問題，請與 CIC 工程師聯絡。

CIC

1-36

92 年度開始的 Cell-Based 前瞻性晶片製作申請案件，都必須提供電路測試故障涵蓋率 (Fault Coverage) 的報告，因此針對使用 Cel

l based 設計流程所產生之數位邏輯部分，必須加上掃瞄 (Scan)

的測試架構，若電路有使用到內嵌式記憶體 (Embedded Memory)

，則須加上內置自測 (Memory BIST) 電 路。 92 年度之前瞻性晶片製作申請表以及 Tapeout Review Form (for Cell-Based IC) 將於11月底更新，敬請申請 92 年度 Cell based 前瞻性晶片製作者填寫更新之後的申請表 。

註 :CIC已於 2002 年 4月份的 CIC eNews 18宣導

申請 Cell-Based 前瞻性晶片製作注意事項

CIC

1-37

砷化鎵下線規定砷化鎵下線規定 :1. 每次下線前請確定所使用廠商的 Cell library、 DRC rule 等有無變 動更新，若有更新，請務必使用最新的版本。

2.申請表的面積規格務必填寫正確，面積 (__x__)=( X 軸 ,Y 軸 )座標，實際 layout 面積 (包含 die street 面積 ) 需符合申請表格上所可勾選之面積 , 其他自訂大小之面積一概不予受理 。

3.最後上傳的檔案，必須跑過 DRC (off-line) ，並附表詳細解釋所有 的 DRC 錯誤，若 CIC 發現 DRC有錯誤而未予更正即上傳，將退回申請。

4.要上傳的 gds file前，先自行測試 gds能否正確 import 回去，勿傳送轉檔錯誤的 gds file。

5.申請表填寫上傳 CIC後，下線的 size不可自行要求變更， 除非審查結果要求縮小。

6. Layout 座標的原點請務必放置在座標的中心原點 (0,0) 。

CIC

1-38

7.由於製程的限制，電晶體的擺向請依照廠商提供的 Cell 裡面同樣的擺放方向 (fingers 必須平行於 X 軸 ) ，若新的 Design manual新增擺放方面規定則依廠商規定統一變更擺放方向。

8.所填寫的面積大小，為包含 die street的整體面積。

9.製程 rules 檢查錯誤，若有問題可與 CIC工程師討論，不可逕行合理化 ( 若懷疑廠商所提供之 device有誤，請單獨跑此 device之 DRC，若真有誤才可將之合理化 ) 。

10.檔案 layout 上傳前，請詳細比對 layout與電路的一致性，不可有漏畫電路的情形發生。

11.最後自行上網檢查檔案上傳編號、 layout檔案名稱、面積大小、及所使用 layout 光罩層是否正確無誤。http://www2.cic.org.tw/~shuttle/chipworks/

砷化鎵下線規定砷化鎵下線規定 :