13 kel06 tt2b arlita kusuma dewi

7/28/2019 13 Kel06 Tt2b Arlita Kusuma Dewi

1/19

LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

PERCOBAAN 13

FLIP FLOP

NAMA PRAKTIKAN : Arlita Kusuma Dewi

NAMA REKAN KERJA : 1. Aulia Syifa Barliani

2. Muh. Arif R.

KELAS / KELOMPOK : TT-2B / 6

TANGGAL PELAKSANAAN PRAKTIKUM : 1 Mei 2013

TANGGAL PENYERAHAN LAPORAN : 7 Mei 2013

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI JAKARTA

7 Mei 2013


2/19


3/19


4/19

4

2.1. SR FF dengan NOR Gate

Tabel 2.1 Tabel Kebenaran SR Flip-Flop

INPUT OUTPUT

S R Q Q

0 0 MEMORI

1 0 1 0

0 1 0 1

1 1 TERLARANG

2.2. SR FF dengan NAND Gate

Tabel 2.2 Tabel Kebenaran SR Flip-Flop

INPUT OUTPUT

S R Q Q

0 0 TERLARANG

1 0 0 1

0 1 1 0

1 1 MEMORI

R Q

FF

S Q

R Q

FF

S Q


5/19

5

2.3. JK FLIP-FLOP

Tabel 2.3 Tabel Keebenaran JK Flip-Flop

INPUT OUTPUT

S R Q Q

0 0 MEMORI

1 0 0 1

0 1 1 0

1 1 TOGGLE

2.4. D FLIP-FLOP

Tabel 2.4 Tabel Kebenaran D Flip-Flop

INPUT OUTPUT

D Q Q

1 0 1

0 1 0

J Q

FF

K Q

D Q

FF

Q

CLK


6/19

6

3. ALAT-ALAT YANG DIPERGUNAKAN

NO ALATALAT DAN BAHAN JUMLAH

1

IC 7400 (Quad 2 input NAND Gate)

IC 7402 (Quad 2 input NOR Gate)

IC 7474 (D FF)

IC 7476 (Dual JK FF)

1

1

1

1

2 Power supply DC 1

3 Multimeter 1

4 Protoboard 1

5 Banana to banana cable 2

6 Resistor220 2

7 LED 2

8 Kabel penghubung Secukupnya


7/19

7

4. LANGKAHLANGKAH PERCOBAANLangkah-langkah dalam melakukan percobaan adalah sebagai berikut :1. Memperhatikan kaki IC 7400 pada gambar 4.1, di mana notasi A

dan B menunjukan input sedangkan Y adalah output, lengkapi Tabel

6.1.

2. Membuat rangkaian seperti Gambar 4.2.

3. Mengatur power supply pada 5 volt.4. Memberikan masukan S dan R sesuai Tabel 6.2. Mencatat hasil

pada Tabel 6.2

5. Memperhatikan kaki IC 7402 pada Gambar 4.3, di mana notasi Adan B menunjukan input sedangkan Y adalah output. Melengkapi

Tabel 6.3.


8/19

8


7. Memberikan masukan S dan R sesuai Tabel 6.4. Mencatat hasilpada Tabel 6.4.

8. Memperhatikan kaki IC 7474 pada Gambar 4.5. Melengkapi Tabel6.5.



9/19

9

10.Memberikan masukan sesuai sesuai Tabel 6.6. Mencatat hasil padaTabel 6.6.

11.Memperhatikan kaki IC 7476 pada Gambar 4.7. Melengkapi Tabel6.7.

Gambar 4.7. IC JK-FF 7476

12.Membuat rangkaian seperti gambar 4.8 berikut.

13.Memberikan masukan sesuai Tabel 6.8. Mencatat hasil pada Tabel6.8


10/19

10

5. DATA HASIL PERCOBAAN


11/19

11

6. ANALISA DAN PEMBAHASAN

6.1. Analisa Tabel 6.2

Pada percobaan rangkaian SR-FF Input Aktif Rendah (NAND Gate)

dapat dianalisa sebagai berikut:

Pada saat input R = 0 dan S = 0, maka output pada Q dan Q berlogik1 atau LED pada kedua output tersebut akan menyala, yang berarti

berada pada kondisi terlarang .

Pada saat input R = 1 dan S = 0 maka output Q menyala dan outputQ akan mati.

Pada saat input R = 1 dan S = 1 maka output Q menyala dan outputQ akan mati atau berlogik 0, yang berarti berada pada kondisi

memory.

Pada saat input R = 0 dan S = 1 maka output Q akan mati yangberarti berlogik 0 dan output Q akan menyala yang berarti berlogik

1.

Pada saat input R dan S berlogik 0, maka output Q akan mati atauberlogik 0 dan output Q akan menyala atau berlogik 1. Sehingga

menghasilkan memory.

Berdasarkan analisa diatas, ternyata pada rangkaian SR-FFInput Aktif Rendah (NAND Gate) outputnya berada pada kondisi

terlarang apabila semua inputnya berlogik 0 dan berada pada

kondisi memory apabila semua inputnya berlogik 1. Selain itu,

SR-FF Input Aktif Rendah (NAND Gate) yaitu rangkaian yang

akan aktif jika inputnya diberikan logik 0.


12/19

12


Pada percobaan rangkaian RS-FF Input Aktif Tinggi (NOR Gate) dapat

dianalisa sebagai berikut:

input R = 1 dan S = 1 yang berarti menghasilkan output pada kondisiterlarang. Output yang dihasilkan Q dan Q berlogik 0.

Pada saat input R = 0 dan S = 1 maka output Q menyala atau berlogik 1dan output Q akan mati atau berlogik 0.

Pada saat input R = 0 dan S = 0 menghasilkan output pada kondisimemory. Pada saat itu output Q akan menyala atau berlogik 1, dan

output Q akan mati atau berlogik 0.

Pada saat input R = 1 dan S = 0 maka output Q akan mati atau berlogik0 dan output Q akan menyala atau berlogik 1.

Pada saat input R dan S berlogik 0 menghasilkan output pada kondisimemory.Output Q akan mati atau berlogik 0 dan output Q akan

menyala atau berlogik 1.

Berdasarkan analisa diatas, ternyata pada rangkaian RS-FF Input

Aktif Tinggi (NOR Gate) outputnya berada pada kondisi terlarang

apabila semua inputnya berlogik 1 dan berada pada kondisi

memory apabila semua inputnya berlogik 0. Hasil output tersebut

berkebalikan dengan hasil output pada RS-FF Aktif Rendah (NAND

Gate). Selain itu, rangkaian RS-FF Input Aktif Tinggi (NOR Gate)

akan aktif jika inputnya diberikan logik 1.


Pada saat input preset dan clear berlogik 0 dan Clock dan input Dadalah dont care maka output Q dan Q akan menyala atau

berlogik1.


13/19

13

Pada saat input preset = 0 dan clear = 1. Clock dan input D adalahdont care maka output Q menyala atau berlogik 1 dan output Q

akan mati atau berlogik 0. Pada saat input preset = 1 dan clear = 0 dan Clock dan input D

adalah dont care maka output Q adalah logik 0 atau mati dan Q

berlogik 1 atau LED menyala.

Pada saat input Clocknya dengan rangkaian Flip Flop :

Pada saat input preset dan clear berlogik 1 dan input D adalah 0maka output Q berlogik 0 atau mati dan Q akan menyala atau

berlogik 1.

Pada saat input preset , clear dan input D berlogik 1 maka output Qakan menyala atau berlogik 1 dan Q akan menyala atau berlogik 0

atau berlogik 0..


Pada saat Preset dan Clear berlogik 0. Clock, J, K adalah dont caremenghasilkan output dalam kondisi terlarang. Output Q dan Q akan

berlogik 1, LED menyala.

Pada saat Preset = 0, Clear = 1. Clock, J, dan K adalah dont caremaka output Q berlogik 1 atau menyala dan output Q berlogik 0 atau

LED tidak menyala.

Pada saat Preset = 1, Clear = 0. Clock, J, dan K adalah dont caremaka output Q berlogik 0 atau tidak menyala dan output Q berlogik

0 atau LED tidak menyala.


14/19

14

Pada saat diberi clock dengan rangkaian flip flop:

Pada saat Preset , Clear berlogik 1 dan input J dan K = 0 maka akanmenghasilkan output dalam keadaan memory. Output Q berlogik 0atau LED mati dan output Q berlogik 1 atau LED menyala.

Pada saat Preset , Clear berlogik 1 dan input J = 0 dan K = 1 makaoutput Q berlogik 0 atau LED mati dan output Q berlogik 1 atau

LED menyala.

Pada saat Preset , Clear berlogik 1 dan input J dan K = 0 makaoutput Q berlogik 0 atau LED mati dan output Q berlogik 1 atau

LED menyala.

Pada saat Preset , Clear , input J dan K berlogik 1 maka output Qberlogik 1 atau LED menyala dan output Q berlogik 0 atau LED

mati.

Pada saat Preset , Clear berlogik 1, input J = 1 dan K = 0 makaoutput Q berlogik 1 atau LED menyala dan output Q berlogik 0 atau

LED mati.

Pada saat Preset , Clear berlogik 1 dan input J dan K = 0 maka akanmenghasilkan output dalam keadaan memory. Output Q berlogik 1

atau LED menyala dan output Q berlogik 0 atau LED mati.

Pada saat Preset , Clear , input J dan K berlogik 0 maka output Qberlogik 0 atau LED mati dan output Q berlogik 1 atau LED

menyala.


15/19

15

7. PERTANYAAN DAN TUGAS :

1. Pada rangkaian FF mempergunakan gerbang NAND, kondisi inputbagaimana output aktif (menyala)?

2. Pada rangkaian FF mempergunakan gerbang NOR, kondisi inputbagaimana output aktif (menyala)?

3. Apa yang dimaksud dengan input aktif rendah dan input aktif tinggi?4. Pada rangakain D-FF, kondisi input bagaimana output aktif (menyala)?5. Pada rangkaia JK-FF, kondisi input bagaimana output aktif (menyala)?6. Apa fungsi input Preset dan Clear pada IC 7474 dan 7476 ?7. Apa perbedaan input sinkron dengan input asinkron pada FF?

JAWABAN :

1. Pada rangkaian FF dengan Gerbang NAND, output aktif (menyala)pada saat R = 1 dan S = 0.

2. Pada rangkaian FF dengan Gerbang NOR, output aktif menyalapada saat R = 1 dan S = 0.

3. Input aktif rendah merupakan rangkaian yang outputnya akanaktif jika inputnya 0.

Input aktif tinggi merupakan rangkaian yang outputnya akan

aktif jika inputnya 1.

4. Pada rangkaian D FF output akan aktif (menyala) pada saat inputpreset berlogik 0 dan input clear berlogik 1, dan pada saat input

preset, clear dan D berlogik 1.

5. Pada rangkaian JK FF output menyala pada kondisi input :Preset berlogik 0 dan input Clear berlogic 1.

Preset , Clear, dan J berlogik 1, dan input K berlogik 0.


16/19

16

6. fungsi input Preset dan Clear pada IC 7474 dan 7476 :Preset : merubah atau mengaktifkan output jika input logic

merupakan 1.Clear : merubah atau mengaktifkan output yang inputnya bernilai

0.

7. Input sinkron merupakan input yang clocknya bekerja secarabersamaan. Sedangkan pada input asinkron input clocknya

bekerja secara bertahap.


17/19

17

8. KESIMPULAN

Dari percobaan yang telah di lakukan, dapat di simpulkan bahwa : Rangkaian flip flop mempunyai dua output yaitu Q dan Q IC D FF 7474 merupakan IC yang aktif tinggi, sedangkan IC JK

FF 7476 merupakan IC yang aktif rendah.

Pada rangkaian SR-FF Input Aktif Rendah (NAND Gate)outputnya berada pada kondisi terlarang apabila semua

inputnya berlogik 0 dan berada pada kondisi memory

apabila semua inputnya berlogik 1.

Pada rangkaian RS-FF Input Aktif Tinggi (NOR Gate)outputnya berada pada kondisi terlarang apabila semua

inputnya berlogik 1 dan berada pada kondisi memory

apabila semua inputnya berlogik 0.

Pada rangkaian JK flip flop dengan IC 7476, output pada kondisiterlarang apabila input preset dan clear nya berlogik 0 dan input

clock, J, dan K adalah dont care. Sedangkan output berada pada

kondisi memory apabila input preset dan clear nya berlogik 1

dan input J dan K nya berlogik 0.


18/19

18

DAFTAR PUSTAKA

Nixon, Benny. 2008. Laboratorium Digital (Sequensial) Flip Flop. Depok : Politeknik

Negeri Jakarta.

Setyowati, Agustin.Flip Flop .http://agustinsetyowati.wordpress.com (5 Mei 2013)

Rangkaian Flip Flop. http://elektronikadasar.info (5 Mei 2013).

Prinsip Rangkaian Flip Flop. http://gianaloso.blogspot.com (5 Mei 2013).


19/19

19

LAMPIRAN

13 kel06 tt2b arlita kusuma dewi

Documents