1章ディジタル回路の基礎imai/class/digital/pdf/digital-01.pdf · 2006/10/03 ©2006,...

2006/10/03 ©2006, Masaharu Imai 1

第1章ディジタル回路の基礎

大阪大学大学院情報科学研究科

今井正治

E-mail: [email protected]://www-ise1.ist.osaka-u.ac.jp/~imai/

2006/10/03 ©2006, Masaharu Imai 2

講義内容

アナログ信号とディジタル信号

MOS FETCMOSの基本回路

シュミットトリガー回路

トライ・ステート・ゲート

2006/10/03 ©2006, Masaharu Imai 3

アナログ信号とディジタル信号の比較

アナログ信号

利点

装置が簡単

処理が高速

欠点

ノイズ（外乱）に弱い

安定な回路の実現が難しい

ディジタル信号

利点

ノイズ（外乱）に強い

安定して動作する回路の実現が可能

欠点

装置が大規模

処理が低速

2006/10/03 ©2006, Masaharu Imai 4

アナログ信号とディジタル信号の関係

信号値

時間連続値離散値

連続値アナログ信号

離散値ディジタル

信号

標本化量子化

2006/10/03 ©2006, Masaharu Imai 5

アナログ信号からディジタル信号への変換

アナログ信号x = ｆ (t ) ： x, t は連続値

標本化ｆ (t ) の値を一定の時間間隔でサンプリング

量子化標本化された信号値（連続量）を離散値に変換する

符号化離散的な信号値をn 進数で表現する

2006/10/03 ©2006, Masaharu Imai 6

アナログ信号

0

50

100

150

200

250

300

0 1 2 3 4 5 6 7 8 9

時刻

信号

値

180.5

210.6

123.4

152.6

250.3

180.4

50.3

200.8 180.3

158.6

2006/10/03 ©2006, Masaharu Imai 7

標本化

180.5210.6

123.4152.6

250.3

180.4

50.3

200.8180.3158.6

050

100150200250300

0 1 2 3 4 5 6 7 8 9

時刻

信号値

2006/10/03 ©2006, Masaharu Imai 8

量子化

181211

123153

250

180

50

201 180 159

050

100150200250300

1 2 3 4 5 6 7 8 9 10

時刻

信号

値

2006/10/03 ©2006, Masaharu Imai 9

符号化

0

1

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

時刻

信号

値

1 1 0 1 0 0 1 11 0 1 1 0 1 0 1

181 211

2006/10/03 ©2006, Masaharu Imai 10

閾値（Threshold Level）

アナログ値

ディジタル値

H

L

VTHVTL

2006/10/03 ©2006, Masaharu Imai 11

ノイズの影響

アナログ信号ディジタル信号

-0.2

0

0.2

0.4

0.6

0.8

1

1.2

0 2 4 6 8 10 12

時刻

電圧

-0.2

0

0.2

0.4

0.6

0.8

1

1.2

0 2 4 6 8 10 12

時刻

電圧

VTH

VTL

2006/10/03 ©2006, Masaharu Imai 12

講義内容





2006/10/03 ©2006, Masaharu Imai 13

MOS FETの種類

MOS = Metal Oｘside Semiconductor（金属酸化膜半導体）FET = Field Effect Transistor（電界効果トランジスタ）nMOS FET

5価の不純物を加えるキャリアは電子（Electron）

pMOS FET３価の不純物を加えるキャリアは正孔（Positive Hole）

正孔の移動度は電子の移動度よりも低いnMOSトランジスタはpMOSトランジスタよりも高速に動作する

2006/10/03 ©2006, Masaharu Imai 14

nMOS FETの構造（エンハンスメント型)

N+ N+

G DS

P

S: Source G: Gate D: Drain

2006/10/03 ©2006, Masaharu Imai 15

nMOS FETの動作原理 (1)

VG=VS の場合，ドレイン・ソース間に電流は流

れない

N+ N+

G DS

P

S: SourceG: GateD: Drain

2006/10/03 ©2006, Masaharu Imai 16

nMOS FETの動作原理 (2)VG ≧ VS + VTH の場合，ドレイン・ソース間にN型のチャネルが形成され，電流が流れる

VTH：閾値電圧

N+ N+

G DS

P


N Channel

2006/10/03 ©2006, Masaharu Imai 17

MOS FETの特性（エンハンスメント型）

＋VGS

- VGS VTH

VTH

＋ID

- ID

nMOS

pMOS

2006/10/03 ©2006, Masaharu Imai 18

nMOS FETの構造(デプリーション型)

ゲート酸化膜の下に，あらかじめイオンを打ち込んである

VSG=0V でも ISD>0 となる

抵抗として使用可能

G DS

PN+N+

N-


2006/10/03 ©2006, Masaharu Imai 19

MOS FETの特性（デプリーション型）

＋VGS

- VGS

VTH

VTH

＋ID

- ID

nMOS

pMOS

2006/10/03 ©2006, Masaharu Imai 20

nチャンネルMOS回路

VCC

GND

EnMOS

VCC

GND

EnMOS

VCC

GND

DnMOS

EnMOSEnMOS

RL

E/E nMOS E/D nMOS

2006/10/03 ©2006, Masaharu Imai 21

講義内容





2006/10/03 ©2006, Masaharu Imai 22

CMOS FETの構造

N+N+

GS D

P-well

P+

GD S

P-Substrate

nMOS FET pMOS FET

P+

N-well

2006/10/03 ©2006, Masaharu Imai 23

ＣＭＯＳの基本回路

CMOS=Complementary（相補型） MOS回路の構成原理

pMOS Tr回路とnMOS Tr回路が相補的に動作する

一方がONのとき，他方はOFF

pMOSTr回路

nMOSTr回路

……

VCC

GND

出力

入力

…

2006/10/03 ©2006, Masaharu Imai 24

インバータ（NOT素子）

入力 A 出力 Y

VCC

GND

P

N

入力出力

H L

L H

2006/10/03 ©2006, Masaharu Imai 25

インバータの動作

入力AがHの場合入力AがLの場合

入力A=H

出力Y=L

VCC

GND

OFF

ON

入力A=L

出力Y=H

VCC

GND

ON

OFF

2006/10/03 ©2006, Masaharu Imai 26

NAND回路

出力 Y

VCC

GND

入力 A

入力 B

入力A

入力B

出力Y

L L H

L H H

H L H

H H L

2006/10/03 ©2006, Masaharu Imai 27

NOR回路

出力 Y

VCC

GND

入力 A

入力 B入力

A入力

B出力

YL L H

L H L

H L L

H H L

2006/10/03 ©2006, Masaharu Imai 28

インバータの動作特性

ゲート-ソース間電圧

ドレイン-

ソース間電圧

VOH

VOL

VDS

VTHVTL VGS

pMOSnMOS

2006/10/03 ©2006, Masaharu Imai 29

スレッショールド・レベルとノイズ・マージン

GND

VCC

VOH

VOL

VTL

VTH

ノイズ・マージン

ノイズ・マージン

スレッショールド・レベル

2006/10/03 ©2006, Masaharu Imai 37

トライ・ステート論理とは何か

‘H’, ‘L’ 以外の第3の状態（‘Z’）を考慮した論理値

体系

Tri-State（トライ・ステート）とも呼ぶ

ハイ・インピーダンス (‘Z’)は，電源からもグラウ

ンドからも電気的に切り離された状態を表している

2006/10/03 ©2006, Masaharu Imai 38


トライ・ステートバッファの論理記号

トライ・ステートバッファの真理値表

D_in D_out

C_in2

C_in1 C_in2 D_in D_out

‘0’ ‘1’ ‘0’ ‘Z’

‘0’ ‘1’ ‘1’ ‘Z’

‘1’ ‘0’ ‘0’ ‘0’

‘1’ ‘0’ ‘1’ ‘1’

D_in D_out

C_in1

2006/10/03 ©2006, Masaharu Imai 39

トライ・ステート・バッファのバスラインへの接続

D_in1

D_in2

D_in3

D_in4‘0’

‘0’

‘1’

‘0’ D_in1

‘Z’

‘Z’

‘Z’

2006/10/03 ©2006, Masaharu Imai 41

まとめ (1)

ディジタル回路はアナログ回路と比較して，ノイズに強い，動作が安定している，などの利点を持っている

アナログ信号をディジタル化するときには，標本化，量子化，符号化の処理を行う

MOSトランジスタには，NMOSタイプとPMOSタイプの2種類がある

CMOS回路は，NMOSトランジスタ回路とPMOSトランジスタ回路を相補的に組合わせて作られる

CMOS回路のスタティックな電力消費は，NMOS回路やPMOS回路よりも非常に少ない

2006/10/03 ©2006, Masaharu Imai 42

まとめ (2)

シュミットトリガー回路の閾値は，履歴を持っている

シュミットトリガー回路は，スイッチのチャタリング防止，遅延回路などに用いられている

トライステート回路は，複数の回路からの出力を同一のバスを使って伝送するために用いられる

トライステート回路は，バストランシーバ（リピータ）を構成するのに用いられる

1章ディジタル回路の基礎imai/class/digital/pdf/digital-01.pdf · 2006/10/03 ©2006,...

Documents