第四章 触发器 4.1 概 述 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器逻辑功能的转换

4.1 概 述 组合逻辑电路在任一时刻的输出信号仅仅与当时的

输入信号有关；而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。

从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。

组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。

触发器的基本特点

具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1 ，或二进制数的 0 和1 。

根据不同的输入信号可以置成 1 或 0 状态。 在输入信号消失以后，能将获得的新状态

保存下来。

触发器的分类按动作特点分： 基本 RS 触发器

同步 RS 触发器

主从触发器

边沿触发器

按功能分： RS 触发器

JK 触发器

D 触发器

T 触发器

4.2 触发器的电路结构和动作特点4.2.1 基本 RS 触发器的电路结构与动作特点1 、电路结构

＆ ＆

S

Q

G1G2

R

Q

逻辑电路

低电平有效

两与非门构成

“ 有 0 出 1 ，全 1 为 0”

＆ ＆

S

Q

G1G2

R

Q 逻辑表达式

nn QSQ 1

nn RQQ 1

Qn 现态 Qn+1 次态

Q=1 ， Q=0 ，“ 1”态

Q=0 ， Q=1 ，“ 0”态

翻转： “ 0” 态→“ 1” 态或“ 1” 态→“ 0” 态

＆ ＆

S

Q

G1G2

R

Q

S=0 ， R=1 ， Qn+1=1 ， Qn+1=0 ， 置“ 1”

Qn=0

10

Qn=1

Qn+1=1 Qn+1=0

＆ ＆

S

Q

G1G2

R

Q

S=0 ， R=1 ， Qn+1=1 ， Qn+1=0 ， 置“ 1”

Qn=1

10

Qn=0

Qn+1=1 Qn+1=0

＆ ＆

S

Q

G1G2

R

QQn=0

01

Qn=1

Qn+1=0 Qn+1=1

S=1 ， R=0 ， Qn+1=0 ， Qn+1=1 ， 置“ 0”

＆ ＆

S

Q

G1G2

R

Q

S=1 ， R=0 ， Qn+1=0 ， Qn+1=1 ， 置“ 0”

Qn=1

01

Qn=0

Qn+1=0 Qn+1=1

＆ ＆

S

Q

G1G2

R

Q

S=1 ， R=1 ， Qn+1= Qn ， 保持

Qn=0

11

Qn=1

Qn+1=0 Qn+1=1

＆ ＆

S

Q

G1G2

R

Q

S=1 ， R=1 ， Qn+1= Qn ， 保 存

Qn=1

11

Qn=0

Qn+1=1 Qn+1=0

＆ ＆

S

Q

G1G2

R

Q

S=0 ， R=0 ， Qn+1= Qn+1=1 ， 不 定

Qn=0

00

Qn=1

Qn+1=1 Qn+1=1

＆ ＆

S

Q

G1G2

R

Q

S=0 ， R=0 ， Qn+1= Qn+1=1 ， 不 定

Qn=1

00

Qn=0

Qn+1=1 Qn+1=1

基本 RS 触发器的逻辑功能S=0 ， R=1 ， Qn+1=1 ， Qn+1=0 ， 置“ 1”

S=1 ， R=0 ， Qn+1=0 ， Qn+1=1 ， 置“ 0”

S=1 ， R=1 ， Qn+1= Qn ， 保持

S=0 ， R=0 ， Qn+1= Qn+1=1 ， 不定

S 置“ 1” 端 R 置“ 0” 端

功 能 表S R Qn Qn+1 功 能

0 0 0 ╳ 不 定

0 0 1 ╳

0 1 0 1 “置 1”

0 1 1 1

1 0 0 0 “置 0”

1 0 1 0

1 1 0 0 保 持

1 1 1 1

卡 诺 图

SQ n

R¡Á ¡Á

00 01

0

1

0 0

11 10

1 1 1 0

基本 RS 触发器的特性方程

Qn+1=S+RQn

R+S=1 ( 约束方程 )

简 化 功 能 表

R S Qn+1 功 能0 0 ╳ 不 定0 1 0 “置 0”

1 0 1 “置 1”

1 1 Qn 保 持

逻辑符号

R

S

Q

Q

动 作 特 点

基本 RS 触发器的输出端 Q和 状态由输入信号 R和 S来决定，当输入信号R和 S发生变化时，输出端 Q和 的状态作相应的变化。

Q

Q

Q

波形图

R

S

Q

Q

4.2.2 同步 RS 触发器的电路结构与动作特点

触发器的翻转不是由输入信号控制，而是由外加的时钟脉冲控制。

1 、电路结构

逻辑电路

RCP

＆G3

＆G4

S

＆ ＆

S′

Q

G1G2

R′

Q

RCP

＆G3

＆G4

S

＆ ＆

S′=1

Q

G1G2

R′=1

Q

CP=0 时， S′=1 ， R′= 1 ， Q 的状态保持不变。

00

CP=1 时， S′=S ， R′= R ， Q 的状态由 R 、 S 决定。

RCP

＆G3

＆G4

S

＆ ＆

S′=S

Q

G1G2

R′=R

Q

11

S R S′=S R′=R 功 能

0 0 1 1 保持

0 1 1 0 “置 0”

1 0 0 1 “置 1”

1 1 0 0 不定

高电平有效。

CP=1 时， S′=S ， R′= R ， Q 的状态由R 、 S 的状态决定。

CP=0 时， S′=1 ， R′= 1 ， Q 的状态保持不变。

基本 RS 触发器的翻转由输入信号控制；

同步 RS 触发器的翻转由时钟脉冲控制，属于电平触发，即在 CP=1 期间都可以触发翻转；

CP=1 期间，若 R 、 S 有多次变化， Q 也会多次翻转，即会“空翻”。

逻辑功能S R Qn Qn+1 功 能

0 0 0 0 不 变

0 0 1 1

0 1 0 0 “置 0”

0 1 1 0

1 0 0 1 “置 1”

1 0 1 1

1 1 0 ╳ 不 定

1 1 1 ╳

卡 诺 图

S

RQn

0 1 0 0

╳11 ╳

0

1

00 01 11 10

特性方程

Qn+1=S+RQn

R·S=0 ( 约束方程 )

逻辑符号

R

S

QC

Q

动 作 特 点

输入信号在 CP=0 期间保持不变，在CP=1 的全部时间内 RS 的变化都将引起触发器状态的相应改变，即在 CP=1期间输入信号发生多次变化，触发器的状态也可能发生多次翻转，这降低了电路抵御干扰信号的能力。

波 形 图

Q

Q

S

R

CP

波形图

S

R

CP

Q

Q

4.2.3 主从触发器的电路结构和动作特点

一、电路结构与工作原理

主从 RS 触发器的电路结构

主从 RS 触发器的工作原理 CP=1 时，主触发器打开，和的状态由 R 、

S 决定，从触发器关闭， Q 、的状态不变； CP 由 1 变 0 时，主触发器关闭，从触发器打

开， Q 、的状态分别等于此时的和的状态； CP=0 时，主触发器关闭，和的状态保持不

变， Q 、的状态也不变；

主从 JK 触发器电路结构

& &

QQ

& &

1

& &

& &

CP

1

Q 主 Q 主

2

43

65

RD 主 S

D 主

K J

87

K

J

Q

CPQ

主从 JK 触发器的逻辑符号

JK 触发器的特性方程 RS 触发器的特性方程： Qn+1=S+RQn

R·S=0 ( 约束方程 ) 由图可得： S=JQn

R=KQn 主从 JK 触发器的特性方程： Qn+1=JQn+KQn

JK 触发器的逻辑功能 J=1 、 K=0 时， Qn+1=1 ， 置“ 1” ；

J=0 、 K=1 时， Qn+1=0 ， 置“ 0” ；

J=0 、 K=0 时， Qn+1=Qn ， 保 持；

J=1 、 K=1 时， Qn+1=Qn ， 计 数。

JK 触发器的功能表

nQ 1nQJ K 功能

0 0 0 0 保持

0 0 1 1

0 1 0 0“置 0”

0 1 1 0

1 0 0 1“置 1”

1 0 1 1

1 1 0 1 计数

1 1 1 0

主从触发器的动作特点 触发器的翻转分两步动作。第一步，在 CP=1 的期

间主触发器接受输入端的信号，被置成相应的状态，而从触发器不动；第二步， CP 下降沿到来时从触发器按照主触发器的状态翻转，使 Q 、 Q 相应地改变状态。

因为主触发器本身是一个同步 RS 触发器，所以在CP=1 的全部时间里输入信号都将对主触发器起控制作用。

主从 JK 触发器有一次变化现象，即在 CP=1 期间， Q 和 Q 的状态只能变化一次。

主从 JK 触发器的一次变化现象

CP

JK

Q 主

Q 主

Q

Q

t 1 t 2 t 3

在 CP=1 期间， JK 发生了多次变化， Q 主只变化一次，所以在 CP 下降沿到来时， Q 状态与此时的

Q 主相同，并不是由此时的 JK 状态决定。这就是一次变化现象。

主从 JK 触发器的波形图

CP

J

K

Q 主

Q

Q

4.2.4 边沿触发器的电路结构和动作特点

利用传输延迟时间的边沿触发器(a) 电路结构 (b) 逻辑符号

工作原理 CP=0 时， Q3=Q4=1 ， Q1=Q2=0 ， Q 不变； CP 由 0 变 1 时，触发器不翻转，为接受输入信号作准备。 由于与非门 G3 、 G4 的平均延迟时间比与或非门 G1 、 G2 构

成的基本触发器的平均延迟时间要长， GA 、 GD 门先打开，此时 Q3=Q4=1 ， CP=1 ，所以 Q 依然不变。

CP 由 1 变 0 时触发翻转。 Q3 、 Q4 状态由 J 、 K 决定， CP 由 1 变 0 时， GA 、 GD 门

关闭， Q1=Q2=0 ， GB 、 GC 门打开， Q 由 Q3 、 Q4 决定，触发器翻转。

CP=0 以后， G3 、 G4 又被封锁。

维持阻塞 D 边沿触发器

&R D

QQ

& &

1

& &

S D2

4 3

6 5CP

D

① ②

④

③

&

′R D

′S D

′R ′S

RD

QSD

DC

Q

电路结构

RD 直接置 0 端SD 直接置 1 端

低电平有效

逻辑符号

工作原理 CP=0 时， Q3=Q4=1 ， Q 不变，触发器处于稳态，

同时， Q6=D ， Q5=D ，接受输入信号 D ； CP 由 0 变 1 时，触发器翻转， Q4=Q6=D ， Q3=Q5

=D ，使 Q=D ； CP=1 时，输入信号被封锁。 若 Q4=0 ，则经 1 线封锁 G6 ；若 Q3=0 时通过 3 线

封锁 Q4 ，通过 2 线封锁 G5 ，所以，此时 Q3 、 Q4 、Q5 、 Q6 的状态与 D 无关。

总之，该触发器在 CP 正跳沿前接受输入信号，正跳沿时翻转，正跳沿后输入被封锁。

D 触发器的功能表

nQ 1nQD 功能

0 0 0“置 0”

0 1 0

1 0 1“置 1”

1 1 1

边沿触发器的动作特点 边沿触发器的次态仅取决于 CP 信号的上升

沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。

这种特点有效的提高了触发器电路的抗干扰能力，因而也提高了电路的工作可靠性。

边沿 D 触发器的波形图

CP

RD

S D

D

Q

边沿 JK 触发器的波形图

CP

J

Q

K

4.3.1 触发器按逻辑功能的分类

触发器功能表示形式：

功能表 特性方程 状态转换图

按逻辑功能分类：RS 触发器 JK 触发器D 触发器T 触发器

RS 触发器的功能表 nQ 1nQJ K 功能

0 0 0 0 保持

0 0 1 1

0 1 0 0 置“ 0”0 1 1 0

1 0 0 1 置“ 1”1 0 1 1

1 1 0 1 计数

1 1 1 0

RS 触发器特性方程和状态转换图

Qn+1=S+RQn

R·S=0 ( 约束方程 )

0 1R £½¡Á

S £½0

R £½0

S £½¡Á

R £½0

S £½1

R £½1

S £½0

JK 触发器的功能表

nQ 1nQJ K 功能

0 0 0 0 保持

0 0 1 1

0 1 0 0 置“ 0”0 1 1 0

1 0 0 1 置“ 1”1 0 1 1

1 1 0 1 计数

1 1 1 0

JK 触发器特性方程和状态转换图

0 1J £½0

K £½¡Á

J £½¡Á

K £½0

J £½1

K £½¡Á

J £½¡Á

K=1

Qn+1=JQn+KQn

D 触发器的功能表

nQ 1nQD 功能

0 0 0 置“ 0”0 1 0

1 0 1 置“ 1”1 1 1

D 触发器特性方程和状态转换图

0 1D = 0

D = 0

D = 1

D = 1Qn+1=D

T 触发器功能表

nQ 1nQT 功能

0 0 0 保持

0 1 1

1 0 1 计数

1 1 0

T 触发器特性方程和状态转换图

Qn+1=TQn+TQn

4.3.2 触发器的电路结构与逻辑功能的关系

触发器的逻辑功能和电路结构是两个不同的概念。所谓逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用功能表、特性方程或状态转换图给出。根据逻辑功能的不同特点，我们把触发器分成了 RS 、 JK 、 T 、D 等几种类型。

而基本 RS 触发器、同步 RS 触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于电路结构的不同，其动作特点也不同。

集成维持阻塞 D 触发器 D 触发器的功能表

74LS74管脚排列图

14 8

1 7

74LS74

2 CPV CC 2 R D 2 D 2 S D 2 Q

GND

2 Q

1 R D 1 D 1 CP 1 S D 1 Q 1 Q

集成负边沿 JK 触发器 JK 触发器的功能表 74LS112管脚排列图

4.4.2 触发器的相互转换

1

CP

D J

K Q

Q J

K Q

Q

T

CP

(a ) (b )

JK 触发器转换为 D 、 T 触发器 D 触发器转换为 JK 触发器

D

Q

Q&

&

&1

CP

K

J

本 章 小 结 1. 触发器是数字系统中极为重要的基本逻辑

单元。它有两个稳定状态，在外加触发信号的作用下，可以从一种稳定状态转换到另一种稳定状态。当外加信号消失后，触发器仍维持其状态不变，因此，触发器具有记忆功能， 每个触发器只能记忆（存储）一位二进制数码。

2. 按动作特点不同，可以把触发器分为基本 RS 触发器、同步触发器、主从触发器和边沿触发器。

基本 RS 触发器的输出端 Q和状态由输入信号 R和 S来决定，当输入信号 R和 S发生变化时，输出端 Q和的状态作相应的变化。

同步触发器的输入信号在 CP=1 的全部时间内的变化都将引起触发器状态的相应改变，即在 CP=1 期间输入信号发生多次变化，触发器的状态也可能发生多次翻转。

主从触发器的翻转分两步动作：第一步，在 CP=1 期间主触发器接受输入端的信号，被置成相应的状态，而从触发器不动；第二步， CP 下降沿到来时从触发器按照主触发器的状态翻转。主从 JK 触发器存在一次变化现象。

边沿触发器的次态仅取决于 CP 信号的上升沿或下降沿到达时输入端的输入信号，而在这以前或以后，输入信号的变化对触发器的状态没有影响。

3. 触发器按功能可分为 RS 、 JK 、 D 、 T 、T′ 几种。其逻辑功能可用功能表（真值表）、特性方程、状态图、逻辑符号图和波形图（时序图）来描述。类型不同而功能相同的触发器，其功能表、状态图、特性方程均相同，只是逻辑符号图和时序图不同。

4. 常用的 TTL 型集成触发器有：双 JK负边沿触发器 74LS112 、双 D 正边沿触发器 74LS74 。