第七章 半导体存储器存储器——用以存储二进制信息的器件。半导体存储器的分类：根据使用功能的不同，半导体存储器可分为两大类：（ 1 ）随机存取存储器（ RAM ）也叫做读 / 写存储器。既

能方便地读出所存数据，又能随时写入新的数据。 RAM

的缺点是数据易失，即一旦掉电，所存的数据全部丢失。（ 2 ）只读存储器（ ROM ）。其内容只能读出不能写入。

存储的数据不会因断电而消失，即具有非易失性。存储器的容量：存储器的容量 = 字长（ n ） × 字数（ m ）

一． RAM 的基本结构 由存储矩阵、地址译码器、读写控制器、输入 / 输出控

制、片选控制等几部分组成。

7.1 随机存取存储器（ RAM ）

存储矩阵

/读写

控制器控制器

地址译码器

地址码输

片选

/读写控制

/输入输出

入入

1. 存储矩阵

图 中 ， 1024 个 字 排列 成 32×32 的 矩阵。

为了存取方便，给它们编上号。

32 行编号为 X0 、 X1 、

…、 X31 ，

32 列编号为 Y0 、 Y1 、

…、 Y31 。

这样每一个存储单元都 有 了 一 个 固 定的 编 号 ， 称 为 地址。

2 ．地址译码器——将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。

采用双译码结构。 行地址译码器： 5 输入 32 输出，

输入为 A0 、 A1 、…、 A4 ， 输出为 X0 、 X1 、…、 X31 ；

列地址译码器： 5 输入 32 输出，输入为 A5 、 A6 、…、 A9 ，输出为 Y0 、 Y1 、…、 Y31 ，

这样共有 10 条地址线。

例如，输入地址码 A9A8A7A6A5A4A3A2A1A0=0000000001 ，则行选线

X1 ＝ 1 、列选线 Y0 ＝ 1 ，选中第 X1 行第 Y0 列的那个存储单元。

3 ． RAM 的存储单元例 . 六管 NMOS 静态存储单元

4. 片选及输入 / 输出控制电路当选片信号 CS ＝ 1 时， G5 、 G4 输出为 0 ，三态门 G1 、 G2 、 G3 均处于

高阻状态，输入 / 输出（ I/O ）端与存储器内部完全隔离，存储器禁止读 / 写操作，即不工作；

&

&

G

G

G

CS

R/W

3

4

5

1G

D D

I/O

G2

当 CS ＝ 0 时，芯片被选通：当 ＝ 1 时， G5 输出高电平， G3 被打开，于是被选中的单元所存储的数据出现在 I/O 端，存储器执行读操作；

当 ＝ 0 时， G4 输出高电平， G1 、 G2 被打开，此时加在 I/O 端的数据以互补的形式出现在内部数据线上，存储器执行写操作。

二 . RAM 的工作时序（以写入过程为例）

读出操作过程如下：（ 1 ）欲写入单元的地址加到存储器的地址输入端；（ 2 ）加入有效的选片信号 CS ；（ 3 ）将待写入的数据加到数据输入端。（ 3 ）在 线上加低电平，进入写工作状态；（ 4 ）让选片信号 CS 无效， I/O 端呈高阻态。

tWC

写入单元的地址ADD

tWP

CS

R/W

I/O 写入数据

ASt WRt

DWt DHt

三． RAM 的容量扩展1 ．位扩展

用 8 片 1024 （ 1K ） ×1 位 RAM 构成的 1024×8 位 RAM 系统。

1024¡Á1RAM

A A A R/W CS0 1 ...

I/O

I/O

...

1024¡Á1RAM

A A A R/W CS0 1 ...

I/O

I/O

1024¡Á1RAM

A A A R/W CS0 1 9...

I/O

I/O

...

A

A

0

1

R/WCS

0 1 7

99

9

A

2 ．字扩展用 8 片 1K×8 位 RAM 构成的 8K×8 位 RAM 。

0

1

.G

2A

12

74LS138

A

Y

+5V.

G

C

7Y.

G2B

A

YA .11A

1

10

.

B

.

A

...A

I/O

1024¡Á8RAM

1

00

0

R/W

7

R/W

1

R/W... 9 A

1024¡Á8RAM

9 0...A

0

I/O

R/WA

1024¡Á8RAM

CS

9

A ACS

I/O

91 AA

...

A

1 CS1

A

A

0I/O 0I/O I/O 0I/O 1 I/O 1 I/O 17I/O 7I/O 7I/O

...... ... ...

...

.肆 RAM 的芯片简介 (6116)6116 为 2K×8 位静态 CMOSRAM芯片引脚排列图：

A0 ～ A10 是地址码输入端， D0 ～ D7 是

数据输出端， 是选片端，

是输出使能端， 是写入控制端。

1

2

3

4

5

6

7

8

9

10

11

12 13

14

15

16

17

18

19

20

21

22

23

24

6116

7

6

5

4

3

2

1

1

2

A

A

A

A

A

A

A

D

D

0

0

A

D

V

A

A

WE

OE

CS

D

D

D

D

D

A

DD

8

9

10

7

6

5

4

3GND

（ 2 ）一次性可编程 ROM （ PROM ）。出厂时，存储内容全为 1 （或全为 0 ），用户可根据自己的需要编程，但只能编程一次。

7.2 只读存储器 (ROM) 一． ROM 的分类按照数据写入方式特点不同， ROM 可分为以下几种：（ 1 ）固定 ROM 。厂家把数据写入存储器中，用户无法进行任何修改。

（ 3 ）光可擦除可编程 ROM （ EPROM ）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。

（ 5 ）快闪存储器（ Flash Memory ）。也是采用浮栅型MOS 管，存储器中数据的擦除和写入是分开进行的，数据写入方式与 EPROM相同，一般一只芯片可以擦除 / 写入 100 次以上。

（ 4 ）电可擦除可编程 ROM （ E2PROM ）。也是采用浮栅技术生产的可编程 ROM ，但是构成其存储单元的是隧道MOS 管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。 E2PROM 的电擦除过程就是改写过程，它具有 ROM 的非易失性，又具备类似 RAM的功能，可以随时改写（可重复擦写 1万次以上）。

二． ROM 的结构及工作原理1. ROM 的内部结构

由地址译码器和存储矩阵组成。

0单元

1单元

i单元

单元2 £ 1n

W

W

W

W

D D D

0

1

i

n2 £ 1

0 1 b£ 1

位线

存储单元存储单元

......

......

......

字线

输出数据

输

1A

A

器

...

地

入

址译

0

n£ 1

地

码

址

A...

2. ROM 的基本工作原理：由地址译码器和或门存储矩阵组成。

例：存储容量为 4×4 的 ROM

0A

A

≥1

≥1

≥1

≥1

W0

3W

W2

1W

D3

D2

1D

D0

1

地址译码器

二极管固定 ROM举例

（ 1 ）电路组成：由二极管与门和或门构成。与门阵列组成译码器，或门阵列构成存储阵列。

A1

0

1

1A1

1

....

.

..

...

..

. ..

...

..

.

..

...

... ...

..

.

.

.

.

.

.

.

. EN

D

EN

EN

D

D

D

EN

.

D

D

D

D00

11

22

33

输出缓冲器

位

线

W W W W0 1 2 3

字 线

...与门阵列

（译码器）

（编码器）

门阵列

或

EN

VCC

（ 2 ）输出信号表达式与门阵列输出表达式：

（ 3 ） ROM 存储内容的真值表

或门阵列输出表达式：

010 AAW 011 AAW 012 AAW 013 AAW

200 WWD 3211 WWWD

3202 WWWD 313 WWD

1. 作函数运算表电路

【例 7.2—1】试用 ROM 构成能实现函数 y=x2 的运算表电路， x 的取值范围为 0 ～ 15 的正整数。

三． ROM 的应用

【解】（ 1 ）分析要求、设定变量

自变量 x 的取值范围为 0 ～ 15 的正整数，对应的 4 位二进制正整数，用 B=B3B2B1B0表示。根据 y=x2 的运算关系，可求出 y 的最大值是 15

2 ＝ 225 ，可以用 8 位二进制数 Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。

（ 2 ）列真值表—函数运算表

Y7=m12+m13+m14+m15

（ 3 ）写标准与或表达式

Y4=m4+m5+m7+m9+m11+m12

Y6=m8+m9+m10+m11+m14+m15

Y5=m6+m7+m10+m11+m13+m15

Y3=m3+m5+m11+m13

Y1=0

Y2=m2+m6+m10+m14

(4)画 ROM 存储矩阵结点连接图为做图方便，我们将 ROM 矩阵中的二极管用节点表示。

Y0= m1+m3+m5+m7+m9+m11+m13+m15

【解】 （ 1 ）写出各函数的标准与或表达式：按 A 、 B 、 C 、 D顺序排列变量，将 Y1 、 Y2 、 Y4 扩展成为四变量逻辑函数。

2.实现任意组合逻辑函数【例 7.2—2】试用 ROM实现下列函

数：ABCCBACBACBAY 1

CABCY 2

ABCDDCABDCBADBCACDBADCBAY 3

BCDACDABDABCY 4

），，，，（），，，，，（），，，，，（），，，，，，，（

151413117

15129630

1514111076

1514985432

4

3

2

1

m

m

m

m

Y

Y

Y

Y

（ 2 ）选用 16×4 位 ROM ，画存储矩阵连线图：

四． EPROM举例—— 2764V Vpp cc

CS

PGM

A A

D D

12 0

07

~

~

地2764

A A12 0~

D D7 ~

CS

0

PGM

Vpp ccV

引脚 功能

地址输入

芯片使能

编程脉冲

电压输入

数 据

A

A

A

A

A

A

A

A

A

A

A

0

1

2

3

4

5

6

7

8

9

10

A

A

11

12

O

O

O

O

O

0

O

1

2O

3

4

5O

6

7

2

23

21

24

25

3

4

5

6

7

8

9

8kB¡Á8

2764

10

1

27 PGM(PGM)

VIH

20CS

OE

CS

OE22

11

12

13

15

16

17

18

19

地

址

输

入

数

据据

输

出

VCCVPP28

GND14

五 .ROM 容量的扩展

（ 1 ） 字 长 的 扩 展 （ 位 扩展）

现有型号的 EPROM ，输出多为 8 位。下图是将两片 2764 扩展成 8k×16 位 EPROM 的连线图。

.

.. ...

..

. ...

A

A

O

OOCS

OE

0

0

12

7

.

.. ...

..

. ...

A

A

O

OOCS

OE

0

0

12

7

CS

OE

A0 A12~

7 0DD 815 ~D~D

13

1313

8 8

地址总线

数据总线

8kB¡Á8 8kB¡Á82764 2764

U U1 2

用 8 片 2764 扩展成 64k×8 位的 EPROM ：（ 2 ） 字 数 扩 展 （ 地 址 码 扩

展）

.

.. ...

..

. ...

A

A

O

OOCS

OE

0

0

12

7

OE

0A A12~

D D~7 0

O

..

0

.. ..

..

.. . .12

0

A

7O

OE

A

CS

O

O

..

0

.. ..

..

.. . .12

0

A

7O

OE

A

CS

O

.. .

.

.

A

A

Y

YG

G

0

0A1

2

G 1

7

....Y1

2764 2764 2764

74LS138

U1 U2 U8

+5V

A

A

A

13

14

15

2A

2B

13

13 13 13

8 8 8

8

地址总线

数据总线

§7.3 可编程逻辑器件（ PLD ） 一、 PLD 的 特点：结构灵活、性能优越、设计简单。二、 PLD 的电路表示法：

1 、连接方式：1 ）组成： PLD 电路由与门和或门阵列两种基本的门阵列组成。2 ）结构图：3 ）连接方式： A 、硬线连接：硬线连接是固定连接，不可以编程改变； B 、可编程“接通”单元：它依靠用户编程来实现“接通”连接； C 、可编程“断开”单元（被编程擦除单元）：编程实现断开状态。

基本的 PLD 结构图

PLD 连接方式（ b）

表 7.3.1 PLD 输入缓冲器真值表

输入 输出A A Ā

01

0 1 1 0

2 、 PLD 的主要类型： 1 ） PROM （可编程只读存储器）结构：固定连接的与或门阵列和可编程连接的或门阵列。 2 ） PLA （可编程逻辑阵列）结构：组合和时序电路。 3 ） PAL （可编程阵列逻辑）结构：可编程的与门阵列和固定连接的或门阵列。 4 ） GAL （通用阵列逻辑）结构：一个与门阵列、一个或门阵列以及一个输出逻辑宏单元。

3 、采用 PLD 进行数字系统逻辑设计，不仅可以使逻辑功能的实现变得灵活方便，而且可减小系统体积、降低成本、提高可靠性。

三、可编程通用阵列逻辑器件（ GAL ） 1 、 PAL 的不足： 1 ）不能改写。 2 ）不同输出结构的 PAL 对应不同型号的 PAL 器件，不便于用户使用。

2 、 GAL 的优点：具有可擦除、可重新编程和可重新配置其结构等功能。3 、 GAL 的基本结构：1 ） GAL 器件分两大类：一类为普通型 GAL ，其与或阵列结构与 PAL 相似，另一类为新型 GAL ，其与或阵列均可编程。2 ）按门阵列结构分类： A 、与门阵列可编程，或门阵列固定连接。 B 、与门阵列和或门阵列都可编程。

§7.4 复杂的可编程逻辑器件（ CPLD ） ISP （在系统编程）：是指可以在用户自己设计的目标系统上，为实现预定逻辑功能而对逻辑器件进行编程或改写。

一、 ISP 技术的特点： 1 ）实现了硬件设计软件化；2 ）简化了设计与调试过程； 3 ）有利于硬件现场升级； 4 ）有利于降低系统成本，提高系统可靠性；5 ）器件制造工艺先进，工作速度快，功耗低，集成度高，使用寿命长。

ISPLSI （在系统编程的大规模集成电路）， ISPGAL （在系统编程的通用阵列逻辑）；ISPLSI ：具有集成度高、工作速度快、可靠性好、灵活方便等优点。广泛用于数据处理、图形处理、空间技术、通信、自动控制等领域。

ISPGAL ：具有传输时延短、工作速度快、输出单元容纳的乘积项多等优点。适宜于状态控制、数据处理、通信工程、测量仪器等。

二、 ISP 器件的种类：

三、 ISPLSI 逻辑器件的结构：

ISPLSI 逻辑器件是基于与、或阵列结构的复杂 PLD 产品。芯片由全局布线区、通用逻辑块、输出布线区、输入输出单元、巨块输出使能控制电路、时钟分配网络等主要功能块组成。四、设计步骤：

1 ）逻辑设计规划； 2 ）设计输入； 3 ）设计检验； 4 ）布局布线； 5 ）逻辑模拟； 6 ）熔丝图生成； 7 ）下载编程。它们均是在 ISP 器件开发的硬、软件环境下完成的。