集成电路工艺原理

INFO130024.02 集成电路工艺原理第五章热氧化原理 ( 下 ) 1/43

集成电路工艺原理

仇志军

[email protected]邯郸校区物理楼 435 室


大纲第一章前言第二章晶体生长第三章实验室净化及硅片清洗第四章光刻第五章热氧化第六章热扩散第七章离子注入第八章薄膜淀积第九章刻蚀第十章后端工艺与集成第十一章未来趋势与挑战


D － G 模型

tAB

x

B

x

/0

20

BAxx ii

2

氧化速率为 )2/( 00 AxB

dtdx

上节课主要内容

压强、晶向、掺杂和掺氯对氧化速率的影响


掺有杂质的硅在热氧化过程中，靠近界面的硅中杂质，将在界面两边的硅和二氧化硅中发生再分布。其决定因素有：

杂质的分凝现象杂质通过 SiO2 表面逸散氧化速率的快慢杂质在 SiO2 中的扩散速度

热氧化时杂质在界面上的再分布


热氧化时杂质在界面上的再分布的诱因杂质在 Si 和 SiO2 中的溶解度不同，扩散系数不同，热氧化时，杂质在 SiO2 － Si 两边要重新分布，这种规律由分凝系数（分凝系数（ Segregation CoefficientSegregation Coefficient ））来描述

杂质在硅中的平衡浓度

杂质在二氧化硅中的平衡浓度 k = ＝

C1

C2


A. k<1 ，并且杂质在氧化物中扩散很慢。例如 B ， k=0.3 杂质在 SiO2 界面处浓度很高

B. k<1 ，并且杂质在氧化物中扩散很快。例如 B在含 H2 气氛下氧化，杂质在 Si 界面处的浓度趋于零。


C. k>1 ，并且杂质在氧化物中扩散慢。例如 P ， As ，Sb 杂质在硅界面处堆积

D. k>1 ，并且杂质在氧化物中扩散快。例如 Ga ，硅界面处的杂质浓度低于体浓度。


2D 热氧化——由于受到转角处对于热氧化时体积膨胀的限制， 2D 热氧化不同于平面的热氧化


氧化硅在凸角和凹角处均比平坦处薄凹角比凸角影响更大

氧化滞后与转角的曲率半径 r 相关： r 越小，滞后越严重低温下氧化滞后更严重。 1200 C 未见滞后。


凸角凹角


晶向：在薄氧化层区域对氧化速率的作用2D 氧化扩散 – 2D 扩散方程及仿真技术体积膨胀带来的应力：非平坦表面的应力更大

物理机理解释

硅

SiO2

新生SiO2


热氧化方法

热氧化炉（ furnace ）

•常规热氧化•掺氯氧化•氢氧合成氧化•高压氧化


1 、常规热氧化


例题 1 、 <100> 硅片上表面有 200 nm 氧化层（ a ）如果上述氧化层在 1100 C 干氧中生长，生长时间为多少？（ b ）如果硅片重新送回氧化炉（往往是另一个炉子），继续在 1000 C 下水汽氧化，多长时间可以增加氧化层厚度至 500 nm ？

关于

干氧氧化，用 xi ＝ 25 nm 计算

xi0 ，代表的是在现在条件下生长 xi 所需的时间，与实际生长的方法无关

水汽氧化，用 xi ＝ 0 计算，＝ 0xi ＝ 0


(a)

补偿值3


(b)

.2


2 、掺氯氧化• 氯源 3% HCl ，三氯乙烯 TCE （ C2HCl3 ），三氯乙烷

（ TCA ），三氯甲烷， Cl2 ， NH4Cl ， CCl4 等• 方法最好瓶装 HCl 气体，使用方便，浓度容易控制• 二步 TCE 或 TCA 法－ 850 ºC 干氧

– 850 ºC TCE 或 TCA 氧化– 1050 ºC TCE 或 TCA 氧化– 1050 ºC N2 中退火 – 降低 Qit


3 、氢氧合成氧化

2H2 + O2 = 2H2O

Si+ 2H2O=SiO2+2H2


4 、高压氧化：一种低温快速的氧化方法

B 和 B/A 与氧化剂分压近似成正比

在一个大气压下，每增加一个大气压氧化速率增加一倍如速率不变，则每增加一个大气压，温度下降 30 C

但在 VLSI 工艺中，尚未广泛使用，原因：

1 ）安全问题，一般设备需要 25 atm2 ）设备占地太大，生产产量小3 ）厚度不均匀


Si/SiO2 界面特性

1 ）固定氧化物电荷， Qf

Fixed Oxide Charge

2 ）界面陷阱电荷， Qit

Interface trapped charge

3 ）可动离子电荷， Qm

Mobile ionic charge

4 ）氧化物陷阱电荷， Qot

Oxide trapped charge


1 、固定氧化物电荷， Qf （ fixed oxide charge ）• 位置：靠近界面氧化层内 <2 ～ 3 nm 范围• 电荷：正电荷。电荷密度： 109-1011 cm-2 。电荷态在器件工作期间不变

化。• 来源推测：由不完全氧化的带有净正电荷的 Si 引起的。特点：• Si 中的杂质浓度、导电类型及 SiO2 厚度与 Qf 关系不大• Qf 和生长温度关系：温度升高， Qf 下降。• 降温速率越快， Qf 值越低，但硅片直径大于 100 mm 的硅片不宜降温太

快。• 氧化速率越快， Qf 越高• Qf <111>:Qf<110>:Qf <100>=3:2:1

• 重复性好

Si·


Deal 三角关系

（ Deal Qf Triangle ）

斜边代表了 Qf 和温度的关系温度升高， Qf 降低

垂直边表示氧化温度不变，只要改变气氛（ N2

或 Ar ）会使 Qf 大大降低水平边表示在惰性气体中的降温过程

适于（ 111 ）硅（ 100 ）硅约小 3 倍


2 、界面陷阱电荷 / 界面态， Qit （ Interface trapped charge ）位置 : Si/SiO2 界面

来源推测 : 1) 在衬底硅指向氧化层的 Si 表面的悬挂键（ Dangling bond Si·

）2) 可以束缚载流子的界面电离杂质（荷电中心）

电荷：能量处于禁带中，可以和 Si 交换电荷，电荷态依赖于偏压，可能是正，负或者中性；密度 109-1011 cm-2eV-1

与 Qf 为同一来源：高 Qf 一定高 Qit 。


Qit 和下列因素有关：氧化温度，氧化气氛（湿氧、干氧），晶向等

Qit 和干氧氧化温度的关系1 ） Qit 随温度升高而降低；

2 ）干氧 Qit 高于湿氧3 ）在能带中间部分， Qit(100) 比 Qit(111) 低约 5 倍

降低 Qit 的方法低温金属化后退火（ PMA ）（ low temperature post-metallization anneal)在 H2 或 H2 － N2 （ Forming Gas Annealing, FGA ）中 350 － 500 C 退火 30 分钟退火前， Qit约 1011 cm-2eV-1

退火后， Qit约 1010 cm-2eV-1 - 可应用


Annealing w/o H2

500 oC/10 min/10% H2 in N2

450 oC/10 min/25% H2 in N2

Mid

gap

Qit (

101

1 c

m-2 e

V-1)

Oxidation temperature (oC)

3.0

2.5

2.0

1.5

1.0

0.5

0

2

4

6

8

12

10

120011001000900

通过 FGA有效地降低Qit 的实例


Qf 和 Qit 与晶向的关系—— （ 100 ）最低

Qit & Qf ：温度越高，越小界面越粗糙，越大<100> 比 <111> 小得多

低温合金退火（氢钝化）

高温氩气退火

掺氯氧化


位置：可以在氧化层中任意地方。开始位于栅（金属或多晶硅） /SiO2 界面，如在正偏或加温情况， Q

m 将向 Si/SiO2 界面移动。

来源：金属化 (Metallization) 及别的污染。碱金属离子（ Na+, K+ ）玷污引起（以网络变性体形式存在）。

会引起 MOS 器件阈值电压 VT 的变化和稳定性问题。

3 、可动离子电荷， Qm （ mobile ionic charge ）


减少 Qm 的具体方法

1)清洗石英管 O2-HCl 气体 1150 C/2 h

2)采用掺氯氧化，源有 HCl-O2 、 TCE 、 TCA 等

3) 用磷硅玻璃 PSG （ phosphosilicate glass ）

4)Si3N4 作为最后钝化层Not an issue anymore!


位置：位于氧化层中任意地方。来源 : 1 ）氧化层中一些断裂的 Si-O 、 Si-Si 、 Si-H 、 Si-OH

– 电离辐照（ ionization irradiation ）– VLSI 工艺过程引入：如电子束蒸发、溅射、等离子体刻蚀、电子束或 X射线光刻、离子注入

结果：这些陷阱会捕获空穴或电子，影响器件的工作

1000 C 干氧化可以改善 SiO2结构，使其不易打断——抗辐射氧化

可通过在 H2 或惰性气体中 300 C消除。

加对于辐射不敏感的钝化层，如 Al2O3 和 Si3N4

4 、氧化物陷阱电荷， Qot （ oxide trapped charge ）


二氧化硅质量的检验一、氧化膜的缺陷检查

1 、氧化膜针孔的检测EPW （邻苯二酚－乙二胺－水腐蚀法）阳极氧化法氯气腐蚀法 MOS 二极管法

2 、氧化导致的层错的检测（ OISF ： Oxidation induced stacking faults)氧化后，用 HF去除 SiO2, 用 Sirtl 溶液腐蚀Sirtl 溶液： 100ml H2O + 50 g Cr2O3 +75 ml HF

3 、氧化膜中钠离子含量测定（在后面电学测量中讲到）

观察衬底腐蚀情况

观察衬底染色情况


OISF – Oxidation Induced Stacking Fault

氧化时产生大量的间隙原子。这些点缺陷易于聚集为大的 2D缺陷——层错。层错位于界面，成为重金属的吸杂中心，导致器件漏电。高压氧化（低温）和掺氯氧化，均有利于抑制OISF 。


厚度测量• 机械法• 比色法• 椭偏法• 光干涉法• C-V 测量

Stylus

1 、机械法

二氧化硅质量的检验

台阶仪 -profilometer


2 、比色法


3 、光干涉法（ Interferometry ）

由光的相干原理，膜表面与界面反射二束光相干涉。由光学原理，两束光的光程差为入射光的波长整数倍时出现加强的亮度

nmx

20

n ：二氧化硅折射率

：入射光波长如 =589.6 nm

m ：干涉级数

垂直入射时 :


4 、椭偏法（ Ellipsometry ）

Light source Filter Polarizer

Quarter wave plate

Substrate

Film being measured

DetectorAnalyzer

单色光经过起偏器变成偏振光，再经 1/4波片变成椭圆偏振光，照射样品，再经过膜的反射、检偏后进入光电管。

两个相互垂直的偏振光的分量的振幅与相位变化是与膜厚度及折射率有关，查图表（软件自动计算）可得到厚度。


椭偏法是一种非常精确、非常灵活的测试方法

厚度测量 : – 测量结果给出周期性的厚度结果– 需要知道薄膜的一些性质– 多种波长测量

厚度和折射率（ refractive index ）：– 可以决定不同材料的厚度及折射率

多层薄膜：– 可以用多波长和多角度来决定多层薄膜的厚度


(a)正电压加在金属电极上，相当于积累区（ accumulation ）

(b)负电压引起衬底部分耗尽（ depletion ）

(c)进一步加负电压，使得反型层（ inversion ）出现。

三、电学测量

QG=qNDxD+QI


低频时， QI

完全平衡了栅上电荷，因此Cinv=Cox

在高频时，由于 QI跟不上频率的变化，所以Cinv 为 Cox 和 CD 的串联。

LF<1Hz

深耗尽：在快速扫描时，由于 QI

跟不上扫描速度的变化，因此 xD

必须增加来与栅上电荷平衡


Qit 的作用下， C-V 曲线的畸变

界面电荷对于 MOS 电容 C-V 曲线的作用

Q=Qf+Qot+Qm


氧化膜中可动离子 (Na+)含量测定（ B-T ）

1 、初次测量 C-V 曲线①

2 、栅极加约 1 MV/cm 的正向偏压，同时器件加热至 200-300 C 。预定温度下栅电压维持 10～ 30 分钟，确保可动离子都到达 Si-SiO2 界面。保持偏压，器件冷却至室温。再次测量 C-V 曲线②。

3 、重复步骤 2 ，但是栅极加负偏压。测得 C-V 曲线③。

qVC

N FBoxm


热氧化总结热氧化是 CMOS的关键工艺，特别是栅氧化，其厚度必须以原子级别控制。热氧化主要用于栅 /隧穿介质、掩蔽和场氧化。热氧化的基本原理是：氧化剂在二氧化硅中的扩散和在界面处的反应。氧化硅在界面生长并消耗体硅。干氧、湿氧和水汽氧化。D-G ( 直线－抛物线 )模型及其修正—— B、 B/A意义及模型应用。影响氧化速率的因素：压力、杂质浓度、晶向、掺氯。杂质再分布。Si/SiO2 界面性质优于所有其他半导体 / 介质界面。 (100)界面性能最佳。氧化层电荷（ Qf, Qit, Qm, Qot ）可以用MOS C-V测量。非平面氧化受到晶向、氧化剂 2D扩散和应力效应作用 , 导致在转角和有形区域氧化速率的下降。

集成电路 工艺 原理

Documents

集成电路工艺原理