structuri de interconectare criterii de clasificare a ... · din calculator şipe care...

Arhitectura

Calculatoarelor

Cătălina Mancaș Dan Mancaș

[email protected] [email protected]

Universitatea din Craiova

Facultatea de Automatică, Calculatoare și Electronică

Catedra de Ingineria Calculatoarelor și Comunicații

Structuri de interconectare

Criterii de clasificare a calculatoarelor

ARHITECTURA CALCULATOARELOR – Structuri de interconectare. Clasificare.

Astăzi...

Comunicaţia între unităţile calculatorului;

Structuri de interconectare;

Magistrala:

– Magistrala dedicată;

– Magistrala multiplexată;

– Magistrala sincronă;

– Magistrala asincronă.

Magistrala de sistem:

– Magistrala de date;

– Magistrala de adrese;

– Magistrala de control.

2

http://software.ucv.ro/~aion/index.html


Astăzi...

Clasificarea calculatoarelor

1) D.p.d.v al magistralei:

– Calculatoare cu o singură magistrală;

– Calculatoare cu o două magistrale;

– Calculatoare cu trei magistrale;

– Calculatoare cu organizare multiport/multibus.

2) După criteriul Flynn:

– SISD;

– SIMD;

– MISD;

– MIMD.

3



Comunicaţia între unităţile calculatorului

4


Structura în 5 unități

5

Flux de date

Comenzi sau linii de control

Informatii de stare sau linii de stare

Flux de date alternativ

Flux de instructiuni

CPU

Date de

intrare si

programe

Unitatea

Logico-

Aritmeticã

(ALU)

Unitatea de

Intrare

(UI)

Unitatea de

Iesire

(UO)

Unitatea de

Control

(UC)

Unitatea de

Memorie

(UM)

Date de iesire

sau rezultate

DMA DMA

DateInstructiuni

Flux de date

Flux de date alternativ

Flux de instrucțiuni

Linii de control

Linii de stare

= ALU + UC


Structura redusă la 3 unități

6

DECODIFICATOR

FUNCTIE

OPCODE ADRESA

1 . . . . . . . . L 1 . . . . . . . . K

RI

REGISTRU OUTPUT

UI

UO

PC

K

DEPLASATOR

SUMATOR/SCAZATOR

RS

RT3

RT2

ACC

RT1

MBR

0

.

.

.

i .

.

.

.

1 . . . . . K

REGISTRU INPUT

n

n

n

n

n

….

K

UIA pe n biti

Flags

K

Incr

Linii de

control

UCALU

U I/O

UM

MA

R

R/ W

R/ W

2k x n2k-1

BLOC DE

CONTROL

CPU

U I/O

UM


Structura de interconectare

Aceste unități comunică între ele pentru a transfera:

– Date;

– Instrucţiuni;

– Comenzi;

– Informaţii de stare.

Aceste transferuri se realizează prin căi de comunicaţie;

Definiţie:

Reuniunea tuturor căilor de comunicaţie se numeştestructură de interconectare.

Pentru a stabili structura de interconectare trebuie să seidentifice principalele căi de comunicaţie.

7



Structura de interconectare

8

U I/OU I/O CPU UM



Magistrala

Cea mai des folosit structură de interconectare estemagistrala;

Există mai multe magistrale:

– organizate ierarhic => structura cu magistrale multiple.

Definiţie:

O magistrală este ansamblul de căi de comunicaţie,grupate funcţional, interconectând mai multe dispozitivedin calculator şi pe care informaţia se transferă paralel.

9



Magistrala

Căile de comunicaţie a unei magistrale: linii;

Lărgimea unei magistrale este dată de numărul de linii;

Caracteristica fundamentală a unei magistrale:

interconectează diferite dispozitive;

Este divizată între mai multe dispozitive =>

magistrala este un mediu de transmisie divizat;

Din mai multe dispozitive conectate la o magistrală:

Emisie: un dispozitiv odată;

Recepţie: mai multe dispozitive.

10



Magistrala

D.p.d.v. al rolului distigem două tipuri de magistrale:

1) Magistrală dedicată;

2) Magistrală multiplexată.

11



Magistrala dedicată

Reprezintă fie:

− o magistrală care este fizic conectată la o unitate din

calculator sau la o submulţime de unităţi în mod permanent;

− o magistrală care îndeplineşte în permanenţă acelaşi rol (ex.

magistrala de adrese).

12



Magistrala multiplexată

Reprezintă o magistrală care foloseşte un set de liniipentru diferite funcţii sau roluri cum ar fi, de exempludate şi adrese;

Un element de identificare: o linie suplimentară:

– dacă se emite un semnal (linie activă) atunci pe liniilemagistralei există o adresă;

– dacă nu se emite un semnal (linie inactivă) atunci pemagistrală este o dată.

Acest tip de magistrală este recomandat sistemelor mici;

Multiplexare temporală;

Avantaj: se folosesc puţine linii de magistrală => costredus;

Dezavantaj: reduce performanţele globale prin reducereavitezei.

13



Magistrala

D.p.d.v. al funcţionării magistralele sunt de două feluri:

1) Magistrală sincronă;

2) Magistrală asincronă.

14



Magistrala sincronă

Toate evenimentele de pe magistrală sunt corelate cu untact;

Întotdeauna există o linie de sincronizare pe care setransferă tactul de sistem;

Distanţa dintre două fronturi de acelaşi tip defineşte ciclulde magistrală sau ciclul tactului;

Toate dispozitivele conectate la magistrală pot citi linia desincronizare;

Toate evenimentele de pe magistrală sunt corelate cuînceputul unui ciclu de magistrală.

15



Magistrala asincronă

Producerea unui eveniment pe magistrală urmează saudepinde de producerea evenimentului anterior;

Un lanţ de evenimente interdependente; unul acţioneazăasupra următorului.

16



Magistrala sincronă vs. asincronă

Magistrala sincronă este mai simplu de implementat şide testat;

Mai puţin flexibilă ca evoluţie temporală, deci vitezălimitată;

Magistrala asincronă: mai dificil de implementat şi detestat;

Avantaj: flexibilitate temporală;

Mai rapidă;

Există evenimente foarte rapide care pot declanşaevenimentul următor;

În funcţionarea sincronă acest lucru nu este relevantpentru că trebuie aşteptat ciclul următor.

17



Magistrala de sistem

Magistrala ce conectează principalele unităţi ale unuicalculator;

O magistrală de sistem conţine 50-100 linii;

Liniile acesteia pot fi grupate în 3 grupe funcţionale:

– Date;

– Adrese;

– Linii de control.

Suplimentar, magistralele de sistem conţin:

– O linie de sincronizare;

– O linie de distribuţie a alimentării.

18




19

CPU UM1

UMm

U I/O1

U I/On

LINII DE DATE

LINII DE ADRESA

LINII DE CONTROL

MAGISTRALA DE

SISTEM



Magistrala de date: linii de date;

Magistrala de adrese: linii de adrese;

Magistrala de control: linii de control.

20



Magistrala de date

Grupul liniilor de date formează magistrala de date;

Lărgime: de regulă o putere a lui 2 (8 biţi, 16 biţi, 32 biţi,64 biţi);

Lărgimea magistralei de date determină performanţeleglobale ale calculatorului: cu cât lărgimea este mai marecu atât performanţele sistemului sunt mai bune.

De regulă, pe magistrala de date se transportă un cuvântcalculator.

21



Magistrala de adrese

Grupul de linii de adresă formează magistrala deadrese;

Aceasta defineşte sursa şi destinaţia datelor de pemagistrala de date;

Lărgimea magistralei de adresă stabileşte capacitateamaximă a memoriei din sistem (inclusiv porturile de I/O).

22



Magistrala de control

Grupul liniilor de control formează magistrala decontrol;

Mixtă, conţine comenzi şi informaţie de stare;

Utilizată pentru a controla accesul datelor şi generareaadreselor precum şi pentru a transporta informaţia destare către CPU;

Semnalele tipice de control sunt:

– MEMORY READ;

– MEMORY WRITE;

– I/O READ, semnal pentru transferul dintr-un port de intrarepe magistrala de date => operaţie de input;

– I/O WRITE, semnal pentru transferul de pe magistrala dedate într-un port de ieşire => operaţie de output;

– BUS REQUEST, atunci când un dispozitiv solicită accesul lamagistrală;

23



Magistrala de control

– BUS GRANT, semnal de confirmare că un anumit dispozitiv a

primit accesul la magistrală;

– BUS BUSY, semnal care arată că magistrala este ocupată,

este lansat de un dispozitiv în momentul în care primeşte

accesul la magistrală pentru a informa celelalte dispozitive

că magistrala este ocupată;

– INTERRUPT REQUEST, cerere de întrerupere a funcţionării

CPU lansată de un dispozitiv conectat la magistrală;

– INTERRUPT ACKNOWLEDGE, confirmare lansată de CPU că

întreruperea a fost recunoscută;

– CLOCK, semnal pentru sincronizarea evenimentelor şi

definirea ciclului de magistrală;

– RESET, semnal destinat iniţializării dispozitivelor conectate la

magistrală.

24



Clasificarea calculatoarelor din punct de vedere al magistralei

25


Calculatoare cu o singură magistrală

Structură relativ simplă;

Toate modulele calculatorului gravitează în jurul magistralei unice;

În orice comunicaţie există o sursă şi un receptor;

Toate comunicaţiile între module se realizează prin aceasta:

– viteză mare;

– întreaga informaţie este vehiculată pe această magistrală.

Magistrala unică magistrala sistem;

UNI-BUS.

26




La magistrala unică se conectează:

– CPU;

– modulele de memorie (memoria principală);

– toate unităţile de intrare-iesire.

Memoria secundară se leagă prin unitaţile de I/O;

Lărgimea magistralei trebuie să fie suficient de marepentru a acoperi toate tipurile posibile de transfer:transfer de date, transfer de adrese, transfer de comenzi.

27

CPUUM1 UMm U I/O1 U I/On

UNI-BUS




Un exemplu de calculator cu o astfel de organizare:PDP 11, al firmei DEC;

Magistrala are 56 de linii, distribuite astfel:

– 18 linii de adrese A0 … A17 - capacitatea de adresare fizică este de 218=256 kcuvinte;

– 16 linii de date D0 … D15 - lăţimea unui cuvânt calculator este de 16 biţi. Deci, magistrala de date era pe 16 biţi şi de aceea PDP 11 se numea calculator pe 16 biţi;

– 22 linii de control (comenzi), care alcătuiau magistrala de control.

28




Principalele comenzi sunt:

– BUS REQUEST (BR - cerere de magistrală);

– BUS AVAILABLE (BA - magistrală disponibilă);

– BUS BUSY (BB - magistralã ocupată);

– INTERRUPT REQUEST (IR - cerere de întrerupere);

– INTERRUPT AKNOWLEDGE (IA - confirmarea întreruperii);

– DATA READY (DRD – dată pregătită) – semnal pt transferasincron al datelor;

– DATA RECEIVED (DRV - confirmare recepţie dată) – semnalpt transfer asincron al datelor.

29




Transferurile între sursă şi receptor se realizează printranziţii de magistrală;

Toate dispozitivele care pot prelua magistrala în vedereatransferului se numesc master potenţial;

În momentul atribuirii magistralei unui master potenţial,acesta devine master curent;

Dispozitivul care întră în comunicaţie cu un master senumeste slave.

30

Master curent Slave

UNI-BUS

Sursă Receptor

UNI-BUS




Magistrala fiind unică, atât locaţiile de memorie cât şidispozitivele de intrare-ieşire se adresează similar;

De obicei: formate distincte de instrucţiuni pentruadresarea memoriei şi pentru adresarea dispozitivelor deintrare-ieşire;

În cazul magistralei unice se adoptă un format unic deinstrucţiuni, deci se foloseşte o tehnică de adresareunitară;

Funcţionarea pe magistrala unică este de tip asincron:evenimentele nu sunt corelate cu un tact, ci secondiţionează unul pe următorul;

Tehnicã de dialog: de tip “Hand Shaking” (strângere demână), ce reprezintă un protocol impus de proiectant.

31



Comunicația master-slave

Un dialog tipic pentru stabilirea legăturii de comunicaţieîntre 2 dispozitive conectate la magistrala unică esteurmătorul:

1) Dispozitivul care doreşte să iniţieze dialogul (masterul potenţial)

lanseazã semnalul de control cerere de magistrală (BR);

2) Acest semnal este interpretat de controllerul de magistralăplasat în CPU;

3) Controllerul de magistrală după recepţionarea unei cereri deacces analizează linia BB;

4) Dacă această linie este activă înseamnã că un alt dispozitivfoloseşte magistrala;

Dacă linia nu este activă înseamnă că magistrala este liberă şidispozitivul solicitator primeste dreptul de acces. Acest lucrueste marcat de controllerul de magistrală prin activareasemnalului BA.

32


5) După ce dispozitivul solicitator este informat prin linia BA căpoate prelua magistrala acesta devine master curent;

6) Se cuplează la magistrală și lansează semnalul BB;

Prin acest semnal controllerul de magistrală este informat cămagistrala a fost ocupată şi ca urmare anulează (dezactivează)semnalul BA;

După ce dispozitivul s-a cuplat la magistrală (a activat semnalulBB) şi a devenit master curent acesta lansează pe liniilemagistralei de adrese adresa dispozitivului cu care doreştedialogul;

7) Dispozitivul este identificat și devine slave curent;

8) Din acest moment poate începe transferul datelor;

Transferul datelor este asincron, a.î. un bloc de date setransferă cuvânt după cuvânt.

33




Masterul depune data pe magistrala de date şi lanseazăsemnalul DRD.

9) Dispozitivul receptor (slave-ul curent) după primirea dateilansează semnalul de control DRV;

Acest dialog de tip hand shaking continuă până la transmitereaîntregului bloc de date.

10)Dispozitivul master curent la terminarea transmiterii datelorinformează controllerul de magistrală despre încheiereacomunicaţiei prin anularea semnalului BB;

11)Controllerul dezactivează linia BB şi modifică starea liniei BA pecare o activează;

12)Magistrala este pregătită pentru următorul dialog hand shaking.

34




Observaţii:

Acest dialog hand shaking este identic pentru oricepereche de dispozitive conectate la magistrala sistem;

Pe parcursul funcţionării calculatorului un dispozitiv poatefi uneori master, uneori slave, în funcţie de naturatransferului cu excepţia modulelor de memorie care suntîntotdeauna slave.

35




Condiţii impuse magistralei sistem:

1) Magistrala trebuie să fie foarte rapidă, adică să aibă o ratăde transfer foarte mare.

Acest lucru este necesar pentru că toate dispozitivele comunicăprin aceeaşi magistrală şi deci performanţa globală a întreguluicalculator va fi afectată puternic de timpul consumat cupropagarea datelor.

În orice calculator numeric: rata cea mai ridicată de transfercorespunde comunicaţiei procesor-memorie.

În practică se recomandă ca rata de transfer a magistralei să fiede 2 ori mai mare decât viteza memoriei principale.

2) Lungimea magistralei trebuie să fie suficient de lungăpentru a permite cuplarea tuturor dispozitivelor (CPU,modulele de memorie, dispozitivele de intrare-ieşire).

36




Cuplarea se face prin metode specifice de natură mecanică şi

electrică, şi anume prin interfeţe specializate care se numesccontrollere de magistrală ale modulului sau dispozitivului.

3) Fiecare dispozitiv (modul) cuplat la magistrală conţine uncontroller propriu de magistrală.

Un bloc pretenţios şi scump căci trebuie să fie foarte rapid.

4) Fiecare controller de magistrală conţine în mod obligatoriuun driver de magistrală pentru depunerea informaţiei caretrebuie să aibă o impedanţă cât mai coborâtă şi săprezinte facilităţi tri-state.

5) În sistemele moderne trebuie să se prevadă facilităţi decomunicare directă între dispozitivele intrare-ieşire şimemoria principală - controllere DMA.

37




Pentru a simplifica diferitele transferuri între dispozitive,s-a trecut la fragmentarea magistralei unice în douămagistrale:

– magistrala de memorie;

– magistrala de intrare-ieşire.

38

Calculatoare cu două magistrale



Trebuie să fie foarte rapidă pentru a asigura transferul deinstrucţiuni şi date între CPU şi memorie;

Scumpă, dar compensată de faptul că magistrala este maiscurtă reducând astfel costurile.

39

Magistrala de memorie



Se conectează dispozitivele I/O, adică echipamenteleperiferice;

Poate fi mult mai lungă pentru a permite cuplarea tuturordispozitivelor de I/O;

Dispozitivele de I/O au o viteză de lucru coborâtă=> magistrala de I/O nu trebuie să îndeplinească condiţiirestrictive de rată de transfer mare;

Costul coborât;

Lentă, deci nu necesită condiţii speciale din punct devedere al funcţionării.

40

Magistrala de I/O



Comunică cu magistrala de memorie prin DMA;

Atunci când este necesar un transfer de date între unperiferic şi memorie se activează DMA care asigurătransferul cu o rată de transfer mare între dispozitiveleI/O şi memorie;

Unitatea DMA: un controller care este conectat la celedouă magistrale;

Canal DMA;

Activitatea pe magistrala de I/O este controlată de CPU;

De obicei există un procesor I/O (IOP) care este încomunicaţie cu CPU şi magistrala I/O.

41

Magistrala de I/O



Funcţionarea celor două magistrale este independentă;

Dacă pe magistrala de memorie se vehiculeazăinstrucţiunile care se execută de CPU, pe magistrala I/Ose vehiculează lent date;

Atunci când se foloseşte controllerul DMA, acesta devinemaster pentru magistrala de memorie, CPU eliberândmagistrala de memorie;

Având în vedere natura diferită a celor două magistrale sepot folosi formate diferite pentru instrucţiunile de adresarea memoriei şi cele de I/O;

D.p.d.v tehnologic se recomandă ca magistrala dememorie să fie de minim 5 ori mai rapidă decât magistralaI/O.

42



ARHITECTURA CALCULATOARELOR – Structuri de interconectare. Clasificare. 43


UM1 UMmUM2

CPUController

DMA

MAGISTRALA DE MEMORIE

MAGISTRALA I/O

U I/O1 U I/OnU I/O2

Dispozitiv

I/O1

Dispozitiv

I/On

Dispozitiv

I/O2


Numărul de dispozitive I/O conectate la un calculator estemare;

Dacă se foloseşte o singură magistrală I/O atunci pot fiafectate dispozitivele I/O rapide;

Dispozitivele de I/O diferă prin viteza de funcţionare,natura semnalelor, metodele de dialog;

=> gruparea dispozitivelor după viteză şi astfel creareamai multor magistrale de I/O.

44

Calculatoare cu trei magistrale



Metodele de realizare ale transferurilor de I/O sunturmătoarele:

– transfer programat I/O – este un procedeu lent de tip

software prin execuţia unor instrucţiuni de I/O;

– transfer sub controlul mecanismului întreruperilor;

– transfer prin DMA – este cel mai rapid procedeu.

45




Metodele de realizare ale transferurilor de I/O sunturmătoarele:

– transfer programat I/O – este un procedeu lent de tip

software prin execuţia unor instrucţiuni de I/O;

– transfer sub controlul mecanismului întreruperilor;

– transfer prin DMA – este cel mai rapid procedeu.

46




S-a propus divizarea magistralei I/O în două magistrale:

1) Magistrala I/O lentă, la care se conecteazădispozitivele I/O cu transfer programat şi cu transferdirijat prin întreruperi;

2) Magistrala I/O rapidă, la care se conecteazădispozitivele I/O care asigură transferul prin DMA.

47





UM1 UMmUM2

CPUController

DMA


MAGISTRALA I/O lenta

U I/O1 U I/Ok

Dispozitiv

I/O1

Dispozitiv

I/Ok

MAGISTRALA I/O rapida

U I/O1 U I/Op

Dispozitiv

I/O1

Dispozitiv

I/Op


Arhitecturi recente;

Depind de existenţa modulelor de memorie de tip multiport,adică memorii care au mai multe accese;

Specifice structurilor multiprocesor;

Procesoarele funcţionează simultan fiecare executândanumite taskuri;

Fiecare CPU dispune de propria magistrală de sistem;

Resursele calculatorului precum modulele de memorie şidispozitivele de I/O trebuie folosite în comun;

De aceea toate magistralele de sistem trebuie să aibă accesla aceste resurse comune.

49

Calculatoare cu organizare multiport/multibus



Aceasta presupune existenţa de porturi de acces pentrutoate magistralele de sistem;

Un modul de memorie comunică cu fiecare magistralăsistem prin portul corespunzător;

Principul general de realizare: Fiecare procesor îşicontrolează propria magistrală sistem la care se potconecta toate sau o parte din modulele de memorie şidispozitivele de I/O;

Această organizare permite funcţionarea simultană atuturor CPU şi oferă o mare productivitate a sistemului;

De exemplu, în timp ce procesorul CPUi extrage o data dinmodulul de memorie UMj, un alt procesor CPUk, înscrie odată în modulul UMp.

50




Funcţionarea magistralelor este independentă;

Fiecare procesor are acces la orice modul de memorie sauorice dispozitiv de I/O;

Funcţionarea unui astfel de sistem este complexădeoarece pe fiecare magistrală se pot vehicula în acelaşimoment de timp diferite date necesare diferitelorprocesoare;

Pot apărea conflicte de acces: procesoarele CPUi, CPUj

au nevoie de date în acelaşi moment de timp, adică înacelaşi ciclu de memorie, de la aceeaşi memorie;

Rezolvare: se adaugă fiecărui modul de memorie şifiecărui dispozitiv de I/O un bloc de analiză apriorităţilor de acces, care să stabilească alegereaelementului prioritar.

51





CPU1

CPU2

UM1

UMm

U I/O1

U I/On

port de

acces

Bloc interfata

multiacces+analiza prioritatilor

magistrala

sistem 1

magistrala

sistem 2multibus


Clasificarea calculatoarelor după criteriul Flynn

53


Flynn, 1969;

Criteriul fluxului de date şi fluxului de instrucţiuni;

O clasificare modernă specifică sistemelor de calculparalel;

Clasificare bazată pe interpretarea fluxurilor de date şiinstrucţiuni dintr-un calculator;

Flux de date (FD): o secvenţă de operanzi codificaţibinar care se vehiculează spre CPU în vederea prelucrării(procesării);

Flux de instrucţiuni (FI): o secvenţă de comenzicodificate binar care se transferă spre CPU în vedereainterpretării şi execuţiei.

54

Criteriul Flynn



În funcţie de cele două fluxuri există următoarele patruclase de calculatoare numerice:

1) SISD (Single Instruction Single Data) – flux unic de

instrucţiuni, flux unic de date;

2) SIMD (Single Instruction Multiple Data) – flux unic deinstrucţiuni, flux multiplu de date;

3) MISD (Multiple Instructions Single Data) – flux multiplu deinstrucţiuni, flux unic de date;

4) MIMD (Multiple Instructions Multiple Data) – flux multiplu deinstrucţiuni, flux multiplu de date.

55

Clase de calculatoare



Corespunde calculatoarelor cu flux unic de date şi flux unicde instrucţiuni;

O structură foarte răspândită;

Corespunde organizării standard Neumann;

Flux de date unic => datele sunt scalari, adică clasa SISDcorespunde calculatoarelor scalare;

Flux de instrucţiuni unic => la un moment dat seprelucrează o singură instrucţiune, de aceea aceste tipuride calculatoare se mai numesc şi seriale (instrucţiunedupă instrucţiune);

Foarte ieftine şi au sistem de operare modest.

56

Clasa SISD



Clasa SISD

UC ALUFDFI

CPU


Corespunde calculatoarelor cu flux unic de instrucţiuni şiflux multiplu de date;

Se obţine din SISD prin multiplicarea fluxului de date;

La un moment dat: se execută o instrucţiune dar înprocesul prelucrării intervin mai multe date care sosescprin mai multe căi spre CPU;

Această clasă de calculatoare corespunde calculatoarelorvectoriale;

Fiecare instrucţiune acţionează asupra unui vector;

Astfel, calculatoarele SIMD sunt eficiente în rezolvareanumai a aplicaţiilor de natură vectorială.

58

Clasa SIMD



Componentele unui vector trebuie prelucrate identic =>necesitatea fragmentării ALU în mai multe subunităţi;

Subunitățile funcţionează sincron, fiecare prelucrând câteo componentă a vectorului;

Funcţionarea ALU este coordonată de UC unică şi asigurăprelucrarea identică, simultană în toate subunităţile;

UC puternice: coordoneză tot setul de instrucţiuni;

UC-urile din SIMD sunt mai complexe decât cele din SISD.

59

Clasa SIMD



Clasa SIMD

UC

FI

ALU1

ALU2

ALUn

FD1

FD2

FDn

CPU


Subunităţile ALU comunică între ele printr-o reţea deinterconectare numită reţea interprocesor;

Prin această reţea ALU-urile se informează reciproc asupraunor stări particulare ale acestora şi interschimbă dateîntre memoriile ataşate;

SO este mult mai complex decât cel al SISD;

Costul este ridicat;

Este nerentabil să se folosească un calculator SIMD pentrua prelucra date scalare, deoarece ar funcţiona doar unsingur ALU.

61

Clasa SIMD



Structură SIMD: ILLIAC 4:

62

Clasa SIMD

UC

ALU1

M1

ALU2

M2

ALUn

Mn


MA

GIS

TR

ALA

DE

ME

MO

RIE

Retea de

comunicatie

intre ALU

(retea

interprocesor)

spre dispozitive I/O



ALU: n subunităţi;

Implicit şi MP este divizată în n module fiecare ataşat unuiALU;

Toate modulele de memorie sunt interconectate între eleprin magistrala de memorie;

Această magistrală trebuie să aibă o rată de transferfoarte mare, comparabilă cu viteza de funcţionare a UC;

UC este unică deoarece şi fluxul de instrucţiuni este unic şiare o structură complexă;

Instrucţiunile sunt citite din memoria principală şitransferate în UC care are rolul de a le interpreta;

UC decodifică fluxul de instrucţiuni şi coordoneazăfuncţionarea sincronă a tuturor celor n ALU.

63

Clasa SIMD



Instrucţiunile care vin spre UC sunt de două tipuri:

– de prelucrare vectorială, prin care se coordoneazăfuncţionarea sincronă a tuturor ALU, adică stabilesc naturaoperaţiei care trebuie să fie executată de ALU vectorial;

– de control, care se adresează numai UC-ului.

În ambele cazuri fluxul de instrucţiuni este unic, fiecareinstrucţiune executându-se secvenţial;

Toate instrucţiunile trec prin UC;

UC-ul stabileşte natura instrucţiunilor;

Numai în cazul în care sunt determinate instrucţiunivectoriale, acestea se transferă către procesoarelearitmetice.

64

Clasa SIMD



Corespunde calculatoarelor cu flux multiplu de instrucţiunişi flux unic de date;

Natură inconsistentă: acelaşi set de date ar trebuiprelucrat în mai multe ALU în conformitate cu fluxul deinstrucţiuni corespunzător;

D.p.d.v practic nu se justifică.

65

Clasa MISD



Clasa MISD

UC1

FI1

UC2

FI2

UCn

FIn

ALU1

ALU2

ALUn

FD

CPU


Corespunde calculatoarelor cu flux multiplu de instrucţiunişi flux multiplu de date;

Cele mai complexe;

Corespunde structurii multiprocesor: n UC şi n ALU;

Prelucrările sunt independente una de alta;

Procesoarele pot fi identice (structuri multiprocesoromogene) sau diferite (structuri multiprocesoreterogene);

În mod curent structurile MIMD se fabrică cu 100-1000procesoare;

Sunt cele mai flexibile în aplicaţii, permiţând abordareaunui registru mare de probleme;

Au cost ridicat.

67

Clasa MIMD



Clasa MIMD

UC1

FI1

UC2

FI2

UCn

FIn

ALU1

ALU2

ALUn

FD1

CPU

FD2

FDn


SO foarte complexe;

Trebuie sincronizate activităţile celor n UC şi n ALU;

Între divesele părţi ale unei structuri MIMD existăinterdependenţe ce se realizează prin reţele deinterconectare de tip CROSS-BAR;

Având în vedere complexitatea programelor executate deaceste sisteme de calcul, în vederea calculului adreseiefective a operanzilor, între procesoare şi segmentele dememorie s-au introdus un ansamblu de blocuri (HM) carese numeşte harta memoriei;

Rolul unui astfel de bloc este de a face calculele deconversii de adrese astfel încât să se asigure accesul lasegmentul de memorie corespunzător.

69

Clasa MIMD



Clasa MIMD

Retea de interconectare

CROSS-BAR

m x n

M1

M2

Mm

HM1

HM2

HMn

ALU1

ALU2

ALUn

Retea de interconectare

CROSS-BAR

n x p

I/O1

I/O2

I/Op

Retea de

interconectare

a procesoarelor

Periferice

Memoria

principala

Harti de

memorie


n ALU, m segmente de memorie şi p canale I/O;

Interconexiuni complexe;

Fiecare ALUi poate comunica cu:

– orice segment de memorie Mj;

– orice dispozitiv de intrare-ieşire I/Ok;

Reţele de interconectare de tip CROSS-BAR:

– una de dimensiune n x m (între ALU şi segmentele dememorie);

– alta de dimensiune n x p (între ALU şi canalele I/O).

71

Clasa MIMD



În realizarea unei structuri MIMD se urmăreşte ca numărulsegmentelor de memorie să fie cel puţin egal cu numărulprocesoarelor aritmetice (nm);

Astfel, la momentul t: fiecare ALU are acces la un segmentde memorie de unde extrage o instrucţiune, sau extrage odată, sau depune o dată;

Deci, dacă două ALU cer acces simultan la acelaşi segmentde memorie, atunci nu este satisfăcută dubla acţiune;

Situaţia inversă este posibilă: la un procesor aritmetic sepot dirija date de la 2 sau mai multe surse (segmente dememorie sau canale intrare-ieşire).

72

Clasa MIMD


structuri de interconectare criterii de clasificare a ... · din calculator şipe care...

Documents