1

© Roland Küng, 2011

D/A- und A/D- Wandler

2

Konversion Analog Digital

)2

D...

8

D

4

D

2

DD(

2

Vv

1N

N4321

REFlogana −

++++=

7

6

5

4

3

2

1

0VREF

3

D/A-WandlerGrundprinzip

Grundidee Digital/Analog Wandler (DAC) basiert auf dem OpAmp Summierer

Widerstände sind als 2er Potenzen gestuft ausgeführt

)2

D...

8

D

4

D

2

DD(

2

Vv

1N

N4321

REF0 −

++++=

S1 = MSB

SN = LSB

Di = 0 oder 1

4

R-2R Ladder

Der Widerstand beträgt vor jedem Knoten nach rechts betrachtet R

Zeigen sie, dass dies eine Spannungshalbierung von Knoten zu Knoten

und damit eine Stromhalbierung durch den 2R Widerstand bewirkt

5

Verbessertes D/A- Prinzip

Verbesserung mit Hilfe R-2R Ladder Netzwerk

Alles mit demselben Widerstandswert R realisierbar

erlaubt höhere Anzahl Bit und genauer zu wandeln

• Statt Widerstand zu verdoppeln – Spannung halbieren

)1K(

1N

1

02

II

−∑=MSB LSB

6

DAC komplett

Nachteil: schnelle DAC nicht realisierbar wegen OpAmp Bandbreite.

Schnelle Wandler: DAC als hochohmige Stromquelle (also ohne Opamp)

7

Alternative Implementationbasierend auf Stromquellen

N=5

N=4MSB

• Stromquellen besser integrierbar

• Breitbandigere Schaltungen

Stromspiegel mit FET:

ID ~ W/L

8

Frequency – Voltage Converter

Averaging DAC

LM2907

Anwendungen: Umdrehung zu Spannung, Tachometer, Flow Speed,

Sound Switch, Licht-Datenübertragung (LED – PD)…

R C

SchmittTrigger

One ShotMultivibrator

Averaging Filter

inout

9

Frequency – Voltage Converter

Averaging DAC

T1)+0.69(n==CR oτ⋅ T)1+0.5(nt o2

settle ≈

Wahl R⋅C für Ripple < ½ LSB von n Bit: Dauer bis Endwert erreicht wird:

DifferenziererAveraging

Tiefpass

Mono-shot T0

Trigger

10

Multiplying DAC

LTC 1590

Eingangssignal

Ausgangssignal

Analoge Signale gewichten

Gewichtung

11

Digital Potentiometer

DigiPot

12

Digital Potentiometer

DigiPot

H L

WTyp. 10…200 kΩ

500 kHz Bandbreite

256….1024 Stufen

13

A/D-WandlerApplikationstypen

langsam veränderliche Signale

z.B. phys. Parameter, Regeltechnik

Wechselsignale, Pulse

Spektrum bis fg

unkorrelierte Puls-Amplitudensignale mit Dauer To

14

A/D-WandlerWechselsignale

π⋅

∆

∆

V2

1

t

V=f

peak

max

4

1

2

V=LSB

4

1=V

N

max•∆

max. Fehlerspannung ∆V

max. Frequenz

∆t

∆V

Wandler mit N Bit Auflösung für Vmax

und Erfassungszeit ∆t für ein Sample

Signal mit Vpeak

15

A/D-WandlerBegriffe

Aperture (Delay) Time:

Zeit während der das Signal seit dem Abtastzeitpunkt noch ändert

Aperture Uncertainty Time:

Unsicherheit des Abtastzeitpunktes

Acquisition Time:

Zeit die die Abtast-Halteschaltung braucht um auf den Signalwert zu gelangen

Conversion Time A/D:

Zeit die der digitale Teil zum Abwägen benötigt

Hold Time:

Zeit die ein Halteglied die Spannung mit max. ¼ LSB Fehler halten muss

Wandlungszeit = Acquisition Time + Aperture Time + Conversion Time A/D

Sampling Rate = Abtastrate = 1 / Wandlungszeit

16

Sample & Hold

Für rasch ändernde Signale und hohe Auflösung empfiehlt sich

eine vorgeschaltete Abtast/Halteschaltung (Sample & Hold)

Aperture Delay Time unkritisch

solange immer gleich gross

Abweichung = Jitter Takt

Sample & Hold Steuerung

17

Aperture Uncertainty

Bsp: 10 kHz sinus

12 Bit ADC

ap. unc. time < 2 ns

Gilt für

• Wandler ohne S&H

• S&H Aperture Uncertainty Time

Hohe Auflösung erfordert

präzisen Taktoszillator !

Max. Fehler ½ LSB

Nj2f4

1t

⋅⋅π⋅≤

18

Wandlerfehler

Offset und Gain Fehler

sind korrigierbar

Nichtlinearität und nicht Monotonie

sind nicht korrigierbar

Missing code und Sticking code sind unerwünscht

schwieriger je mehr Bit Auflösung verlangt ist

19

Wieviel Bit darfs sein?

Applikationsabhängig!

8 Bit - z.B. Temperatur -400 – 600 in 0.50 Auflösung

16 Bit - z.B. Funksignal mit starkem Störer

wanted stört

0

-20

-40

-60

20

A/D-WandlerParallelprinzip

Hierbei vergleicht man die Eingangsspannung am N- Bit Wandler

gleichzeitig mit n = 2N Referenzspannungen und stellt fest, zwischen

welchen beiden sie liegt. Der Vorteil bei diesem Verfahren ist, dass man

nur einen Schritt braucht, das Ganze läuft also schnell ab. Dafür ist aber

der Aufwand sehr groß.

21

A/D-WandlerParallelprinzip

Flash-Wandler: Wandlung sofort

Limitiert durch Anzahl Komparatoren 10 Bit 1024

Flash Converter

22

A/D-WandlerParallelprinzip

Mit mehreren gestaffelten Flash Convertern kann die Auflösung mit vernünftigem

Aufwand gesteigert werden z.B. für 2n = 16 Bit ADC: 2 mal einen n=8 Bit Flash

Dafür ist zusätzlich ein präziser Verstärker mit Av = 2n notwendig

Half Flash Converter

23

A/D-WandlerParallelprinzip

Pipelined Flash Converter

24

A/D-WandlerZählprinzip

Bei diesem Verfahren wird abgezählt, wie oft man die Referenzspannung

der niedrigsten Stelle addieren muss, um die Eingangsspannung zu

erhalten. Die Zahl der Schritte ist gleich dem Ergebnis. Es geht

dementsprechend langsam, der Aufwand dafür ist aber klein.

• Tracking Converter

• Single Slope Converter

• Dual Slope Converter

25

A/D-WandlerZählprinzip

http://www.chemgapedia.de/vsengine/vlu/vsc/de/ch/11/cmt/vlus/ad.vlu/Page/vsc/de/ch/11/cmt/simulationen/ad/zaehlsim.vscml.html

Geeignet für langsam veränderliche Signale

Tracking Converter

26

A/D WandlerZählprinzip

Dual Slope Verfahren

http://www.chemgapedia.de/vsengine/vlu/vsc/de/ch/11/cmt/vlus/ad.vlu/Page/vsc/de/ch/11/cmt/simulationen/ad/doppelsim.vscml.html

RC Zeitkonstante

muss nicht genau sein

Tfix

27

A/D-WandlerZählprinzip

Dual Slope Verfahren

REF

a12

REF

a12

V

vZZ

V

vTT

=

=

28

A/D-WandlerWägeprinzip

engl. Successive Approximation

Beim Wägeverfahren beginnt man mit der höchsten Stelle und

ermittelt, ob die Eingangsspannung kleiner oder größer ist als die

Referenzspannung für die höchste Stelle. Ist die Spannung größer,

setzt man die höchste Stelle auf Eins und subtrahiert die

Referenzspannung. Den Rest vergleicht man mit der nächst

niedrigeren Stelle usw. Man benötigt also so viele Vergleichsschritte,

wie die Zahl Stellen besitzt und ebenso viele Referenzspannungen.

29

A/D-WandlerWägeprinzip

http://www.chemgapedia.de/vsengine/vlu/vsc/de/ch/11/cmt/vlus/ad.vlu/Page/vsc/de/ch/11/cmt/simulationen/ad/waegesim.vscml.html

Sukzessive Approximation

MSB (zu viel)

2nd MSB (zu viel)

3rd MSB (zu klein)

„Wandlerbit Positionen

durchtesten“

30

A/D-WandlerWägeprinzip

1) Alle C's parallel aufladen auf Vin mit Sc geschlossen und Si auf Vin

2) Gemeinsame Platte aller C's mit Sc von Masse trennen, S1...SN auf Masse legen ,

Si auf VREF schalten -> -Vin am Komparator

3) MSB Anschluss mit S1 auf VREF legen -> Umladeprozess -Vin +VREF/2

4) Vergleich mit Masse als Schwelle, falls kleiner MSB = 1, sonst MSB = 0

5) S1 im Fall MSB = 1 auf Position VREF belassen, sonst auf Masse legen

6) Repeat 3) – 5) für alle N Bit's

Charge Redistribution Converter

31

Details

Schritt 1

Ladung laden

Schritt 2

Ladung halten

Schritt 3 - n

Ladung wägen

32

A/D-WandlerSigma-Delta Converter

Takt massiv (z.B. 256 mal) höher als Abtastfrequenz

erst massive Filterung ergibt die Auflösung von N Bits

Eigenständiger Ansatz: Umwandlung Analogsignal in Pulsdichte

Grobe Messung.

Messfehler wird integriert

und fortwährend kompensiert

in Gegenkopplung

33

Sigma-Delta Converter

Output seriell

34

Voltage to FrequencyConverter

Variable Stromquelle

Komparator mit Reset

Entlade Switch

Puls SymmetrieIntegrator-C

Analog IN

Frequency OUT

35

Extremes

Charge Redistribution Converter

36

Extremes

37

Extremes

38

Zusammenfassung

Sigma-Delta

Pipelined

Parallel

39

Praktikum

Audio/Sinus ±5Vpeak

Digital Attenuation Input

Lautstärkeregler Digital

R = 1.2…8.2 k

Aufgaben:

DC 5V: Messen Knotenspannungen, Kennlinie DAC vout = f(Di)

Sinus: Applikation Digitale Signalabschwächung (LED als Last)

LED oder 50 Ω Speaker

VDD = -VSS = 10 V