makalah elka telkom

17
1 Digital Phase Locked Loop ( Teknik Elektro UNHAS ) Tugas Kelompok Elektronika Telekomunikasi DIGITAL PHASE LOCKED LOOPOleh: KELOMPOK II D411 10 009 PUTU NOPA G. D411 10 012 AMIRUDDIN D411 10 013 KHAIRUNNISA M. D411 10 014 RAHMAT JALANI D411 10 015 M. FADLY BADAWI D411 10 101 ETA SAIRA SAID D411 10 106 M. ZENI ISMAIL I. D411 10 114 M. YUSUF SAID D411 10 116 M. ANUGERAH D411 10 253 MUH. AKIL D411 10 256 MUH. REZA A. D411 10 260 FARA TRIADI D411 10 261 ANIZSAH M. JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS HASANUDDIN 2012

Upload: unii-chaerunisai

Post on 23-Oct-2015

169 views

Category:

Documents


11 download

DESCRIPTION

elka

TRANSCRIPT

Page 1: Makalah Elka Telkom

1 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

Tugas Kelompok Elektronika Telekomunikasi

“DIGITAL PHASE LOCKED LOOP”

Oleh:

KELOMPOK II

D411 10 009 PUTU NOPA G.

D411 10 012 AMIRUDDIN

D411 10 013 KHAIRUNNISA M.

D411 10 014 RAHMAT JALANI

D411 10 015 M. FADLY BADAWI

D411 10 101 ETA SAIRA SAID

D411 10 106 M. ZENI ISMAIL I.

D411 10 114 M. YUSUF SAID

D411 10 116 M. ANUGERAH

D411 10 253 MUH. AKIL

D411 10 256 MUH. REZA A.

D411 10 260 FARA TRIADI

D411 10 261 ANIZSAH M.

JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNIK

UNIVERSITAS HASANUDDIN

2012

Page 2: Makalah Elka Telkom

2 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

BAB I

PENDAHULUAN

A. Latar Belakang

Kemajuan teknologi saat ini sangatlah begitu cepat serta selalu

menghasilkan kecanggihan dalam penggunaannya yang dapat membantu

manusia dengan kemudahan serta simplenya alat itu sehingga mudah

digunakan oleh manusia. Segala kemajuan itu tidak terlepas dari kemajuan

dunia teknologi terkhusus teknologi telekomunikasi. Tentunya segala

kemajuan yang ada juga tidak dapat terlaksana tanpa kemajuan dari

komponen – komponen penyusun teknologi itu.

PLL atau phase locked loop adalah salah satu komponen

elektronika dalam bidang telekomunikasi yang sangat banyak digunakan.

Kemajuan dari PLL ini juga mengalami kemajuan yang sangat luar biasa

dalam fungsinya sebagai penstabil dan pengunci phase dalam segala

proses telekomunikasi. Kemajuan itu dibuktikan dengan awalnya PLL

hanya terdiri dari PLL analog, PLL digital dan PLL semua digital. Dari

awalnya yang hanya menggunakan peralatan analog, kemudian

menggunakan phase detector digital serta seluruh komponennya digital.

Tentu sebagai mahasiswa telekomunikasi sangat penting dalam

mempelajari dan memahami konsep dari PLL itu sendiri. Oleh sebab itu,

di dalam makalah ini akan dibahas mengenai konsep dasar Digital phase

locked loop atau DPLL.

B. Tujuan

1. Memahami pengertian PLL dan perbedaan bagian – bagiannya

2. Mengetahui prinsip kerja dari DPLL

3. Mengetahui aplikasi dari PLL.

Page 3: Makalah Elka Telkom

3 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

BAB II

PEMBAHASAN

A. Konsep Dasar PLL

PLL adalah suatu sistem umpan balik dimana sinyal umpan balik

digunakan untuk mengunci frekuensi dan phase output pada suatu frekuensi

dan phase sinyal input. Bentuk sinyal inputbisa berupa sinyal sinus atau

digital.PLL digunakan untuk filter, sintesa frekuensi, kontrol kecepatan motor,

modulasi-demodulasidan beragam aplikasi lain.

PLL terdiri dari tiga jenis yaitu Analog PLL, digital PLL dan all digital

PLL. APLL pada dasarnya terdiri dari semua komponen analog dan loop

standar yang pertama. Jenis berikutnya dari PLL adalah DPLL atau loop fase

digital. Versi baru dari PLL dikembangkan pada 1970-an dan mengandung

kedua bagian analog dan digital. Pada sebagian besar jenis loop fasa tdigital,

detektor fasa adalah digital dan osilator serta loop filter adalah analog.

Berikutnya ADPLL merupakan implementasi dari PLL dengan semua

komponen digital. Dan adapun yang dibahas dalam makalah ini adalah Digital

PLL (DPLL).

Perbedaannya :

Analog atau Linear PLL (LPLL)

Detektor fasa adalah pengali analog. Loop filter aktif atau pasif.

Menggunakan osilator Tegangan yang dikendalikan (VCO).

Digital PLL (DPLL)

Analog PLL dengan detektor fasa digital (seperti XOR, ujung-

memicu JK, fase detektor frekuensi). Mungkin memiliki pembagi

digital dalam lingkaran.

Semua digital PLL (ADPLL)

Detektor fasa, filter dan osilator adalah digital. Menggunakan osilator

dikontrol secara numerik (bintara).

Software PLL (SPLL)

Page 4: Makalah Elka Telkom

4 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

Blok fungsional dilaksanakan oleh perangkat lunak daripada

perangkat keras khusus.

PLL mempunyai tiga komponen dasar yaitu: detektor fase, loop filter,

dan voltage-controlled oscillator (VCO). Peran utama dalam PLL dipegang

oleh phase detector yang bertugas membandingkan fasa sinyal input dari VCO

dengan suatu sinyal referensi dan sebagai outputnya adalah beda fasa. Adanya

beda fasa akan memberikan perbedaan tegangan yang selanjutnya, perbedaan

tegangan tersebut difilter oleh loop filter dan digunakan pada rangkaian.

Kemudian pengatur tegangan pada VCO mengubah frekuensi kearah

memperkecil perbedaan antara sinyal referensi dengan sinyal umpan balik dari

VCO. Bila lingkaran system frekuensi, maka pengatur tegangan berada pada

posisi dimana frekuensi rata-rata sinyal umpan balik tepat sama dengan

frekuensi referensi.

Gambar di atas menunjukkan arsitektur PLL. Detektor phase

membangkitkan sinyal output yang berupa suatu fungsi beda antara phase

kedua sinyal input. Output detektor di-filter dan komponen DC dari perbedaan

sinyal diinputkan pada suatu Voltage Controlled Oscillator (VCO). Sinyal

umpan balik yang menuju detektor phase adalah frkuensi ouput VCO dibagi

dengan N. Tegangan kontrol VCO Vc(t) memaksa VCO untuk mengubah

frekuensi untuk mengurangi perbedaan antara frekuensi input dan frekuensi

output pembagi frekuensi. Jika kedua frekuensi tersebut cukup dekat,

Page 5: Makalah Elka Telkom

5 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

mekanisme umpan balik PLL memaksa kedua frekuensi input detektor phase

menjadi sama, dan VCO dikunci, yaitu :

fi= fd

dan frekuensi output pembagi frekuensi adalah

fd= f0/N

Frekuensi output f0 adalah kelipatan N kali dari frekuensi input. Ketika

loop sudah terkunci, maka akan ada sedikit perbedaan phase antara kedua input

detektor phase.Perbedaani ini akan menghasilkan tegangan DC pada output

detektoryang diperlukan oleh VCO untuk mempertahankan loop tetap terkunci.

Kemampuan self-correctingb membuat PLL mampu untuk melacak perubahan

frekuensi dari sinyal input. Rentang frekuensi dimana PLL tetap dalam kondisi

terkunci pada suatu sinyal input disebut lock range. Capture range adalah

rentang frekuensi dimana PLL bisa melakukan penguncian.

B. Digital Phase Locked Loops

PLL digital hampir sama halnya dengan PLL analog, yang berbeda

hanyalah terletak pada phase detector yang digunakan, jika pada PLL analog

menggunakan Phase analog detector maka pada DPLL menggunakan phase

digital detector. DPLL biasa digunakan pada sebuah sistem hybrid serta

sangat populer pada aplikasi synthesizer.

Page 6: Makalah Elka Telkom

6 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

1. Digital Phase Detector :

Jenis Populer detektor fase digital meliputi:

- Eksklusif atau gerbang (EXOR)

- Edge-triggered JK-flipflop

- Phase frekuensi detektor (PFD)

Asumsikan detektor fase digital: v1(t) dan v2(t) adalah gelombang

persegi. Ini mungkin memerlukan amplifikasi dan membatasi.

a. Eksklusif atau gerbang (EXOR)

Zero Phase Error:

Page 7: Makalah Elka Telkom

7 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

Positive Phase Error:

Asumsikan bahwa nilai rata-rata adalah vd, digeser ke nol untuk zero

phase error θe. vd dapat diplot sebagai,

Jika v1 dan v2’ tidak simetris (memiliki siklus tugas yang berbeda),

maka vd menjadi,

Page 8: Makalah Elka Telkom

8 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

b. Edge-triggered JK-flipflop

JK Flip-Flop tidak sensitif terhadap gelombang asimetri karena pemicu

(edge-triggered).

Zero Phase Error

Positive Phase Error:

Karakteristik input –outputnya:

Page 9: Makalah Elka Telkom

9 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

c. Phase frekuensi detektor (PFD)

Komponen utama PFD adalah dua buah positif edge triggered D-Flip-

Flop, dua buah FET (Field Effect Transistor), dan sebuah AND-Gate

sebagaimana ditunjukan pada gambar di atas. Positif edge triggered

artinya output Flip-Flop akan berubah hanya pada saat tegangan

inputnya sedang dalam transisi naik, yaitu pada saat berubah dari dari

kondisi “0” ke kondisi “1”. Di luar transisi naik ini kondisi Flip-Flop

tidak akan berubah.

Dengan adanya rangkaian positif edge triggered maka pendeteksian

beda fasa tidak tergantung dari duty cycle (lebar pulsa) sinyal input,

mengingat sinyal yang dideteksi ini umumnya berupa pulsa-pulsa

dengan duty cycle yang sangat rendah sebagai akibat dari rangkaian

pembagi frekuensi. Sebab setelah melalui rangkaian pembagi

frekuensi, duty cycle pulsa akan menurun sebanding dengan besarnya

bilangan pembagi. Makin tinggi bilangan pembagi akan makin rendah

duty cycle dari pulsa itu. Pulsa dengan duty cycle yang rendah akan

terlihat seperti deretan jarum ketika dilihat di layar osiloskop.

Page 10: Makalah Elka Telkom

10 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

Sebagaimana digambarkan dalam gambar di atas, rangkaian PFD akan

menghasilkan 4 kondisi sebagai berikut:

11 Pada saat kedua input sama sama “1” kedua flip – flop akan

sama sama “1”, oleh gerbang AND tegangan ini digunakan untuk

mereset kembali flip – flop.

10 Pada saat input B= “0” dan A transisi naik ke “1” maka

FET jenis P akan ON, sedangkan FET jenis N akan OFF serta output

PFD akan sama dengan Vdd.

01 Pada saat input A= “0” dan B transisi naik ke “1” maka

FET jenis P akan OFF, sedangkan FET jenis N akan ON sehingga

output PFD akan = -Vdd yang dalam hal ini sama dengan nol.

00 Pada saat kedua input sama dengan “0” maka output kedua

flip – flop juga akan sama – sama “0”. Kedua FET tidak bekerja

sehingga output PFD seolah terputus .

Dalam rangkaian PLL, input A misalnya adalah sinyal referensi (fr)

sedangkan input B adalah sinyal dari VCO (fo). Bila misalnya fo turun

hingga lebih kecil dari fr, maka tegangan rata-rata output PFD akan

tinggi (gambar c). Tegangan ini akan membuat fo naik kembali karena

kapasitansi varaktor dalam VCO mengecil. Sebaliknya bila fo naik

hingga lebih besar dari fr maka tegangan rata-rata output PFD akan

Page 11: Makalah Elka Telkom

11 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

rendah (gambar d). Tegangan ini akan membuat fo turun kembali

karena nilai kapasitansi varaktor di dalam VCO membesar. Itulah

sebabnya rangkaian ini disebut PFD (Phase-Frequency Detector) yang

berarti detektor ini tidak hanya mampu mendeteksi beda fasa tetapi

juga beda frekuensi. Atas sifatnya ini maka PFD banyak sekali

digunakan sebagai detektor fasa/frekuensi dalam sistem PLL.

Gambar dibawah ini memperlihatkan karakteristik tegangan output

PFD sebagai fungsi dari beda fasa inputnya. Pada gambar ini terlihat

bahwa PFD mampu mengakomadasi beda fasa mulai dari +360°

hingga – 360° dengan tingkat kelinieran yang tinggi. Berdasrkan kurva

karakteristik ini kemudian bisa diturunkan nilai Konstanta detektor

fasa. Konstanta ini, bersama-sama dengan Konstanta yang lain

(Konstanta VCO, Konstanta LPF, Konstanta penguat DC, dan bilangan

pembagi frekuensi N), akan menentukan karakteristik PLL.

Page 12: Makalah Elka Telkom

12 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

2. Low Pass Filter.

LowPass Filter adalah sebuah rangkaian yang dirancang agar

melewatkan suatu pita frekuensi tertentu agar memperlemah semuai syarat

diluar pita ini. Jaringan filter bias bersifat aktif ataupun pasif. Filter aktif

biasanya menggunakan transistor atau Op-Amp. Filter dalam system PLL

menghasilkan tegangan rata-rata yang mengendalikan rangkaianVCO

(Integrator) dan mempengaruhi untuk kerja rangkaian loop filter. Low Pass

Filter ini mempunyai tugas pokok antara lain:

1. Meredam frekuensi tinggi yang dihasilkan oleh output phasa

detektor.

2. Sebagai penentu kinerja PLL.

Daerah kunci yaitu daerah frekuensi VCO dimana frekuensi

keluarannya masih bisa dijaga konstan.

BandWith loop sistem.

Tanggapan transient yaitu mencegah overshoot yang dapat

menggakibatkan osilasi yang meyebabkan frekuensi keluaran

tidak bisa dikunci.

Page 13: Makalah Elka Telkom

13 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

Bentuk dasar phase locked loop pada gambar dibawah ini

Dimana:

𝐾∅ =Faktor penguatan detector phasa(V/rad).

Kf =Faktorpenguatanfilter.

N =Pembagi.

Kvco = Faktor penguatan VCO(rad/detvolt.)

Perbandingan keluaran dan masukan phase locked loop orde 2 dalam

respon frekuensi pada penguatan tetap, sebagai berikut:

Dengan

dimana T2 = R1C dan T1 = R2C

Page 14: Makalah Elka Telkom

14 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

3. Voltage Control Oscillator (VCO)

Voltage Conrol Oscillator (VCO) merupakan osilator yang frekuensi

keluarannya sebanding dengan kendali pada masukannya. Diagram blok

VCO diperlihatkan gambar dibawahini:

Hubungan antara tegangan pengendali pada masukan dengan keluaran

frekuensi dari VCO dapat dinyatakan oleh.

dimana:

Vd = Tegangan pengendali pada input Vco(Volt).

Kv =Faktor penguatan VCO(rad/det/volt)

𝜔0=Frekuensikeluaran(rad/det).

4. Drivider (Pembagi)

Peranan rangakaian divider ini sangat penting, jika ingin mengeser

frekuensi output phase locked loop adalah dengan cara mengubah-ubah

harga divider ini. Frekuensi yang diumpan kembali (feed back loop) dibagi

dahulu oleh divider agar besarnya frekuensi yang diumpan sebanding

dengan besarnya frekuensi referensi. Untuk lebih mudahnya rangkaian

divider ini dibuat programe-able, yang mana untuk pemprogramannya

cukup dimasukkan bit-bit berupa bit BCD.

Page 15: Makalah Elka Telkom

15 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

Berikut ini adalah bentuk sinyal F1 setelah melalui sebuah divider.

C. Aplikasi PLL

Aplikasi pemakaian sebuah PLL yaitu :

1. Frekuensi sintesis, menyediakan penggandaan frekuensi sinyal referensi

(Sebagai contoh frekuensi pembawa untuk pengganda kanal sebuah unit

citizen band(CB) atauunit bandradio marinir dibangkitkan menggunakan

sebuah pengontrolan frekuensi tunggal dan pembangkit ganda sebuah PLL.

2. Jaringan pendemodulasian FM untuk pengoperasian fm dengan kelinieran

yang mantap diataran frekuensi sinyal input dan tegangan output PLL.

3. Pendemodulasian dua transmisi data atau frekuensi pembawa dalam

transmisi data digital yang digunakan dalam operasi pergeseran frekuensi

terkunci (FSK).

4. Variasi luas daerah yang termasuk modem. Penerima dan pemancar

telemetri, dekoder nada, detektor AM dan filter penjejakan.

Page 16: Makalah Elka Telkom

16 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

BAB III

PENUTUP

A. Kesimpulan

PLL adalah suatu sistem umpan balik dimana sinyal umpan balik

digunakan untuk mengunci frekuensi dan phase output pada suatu frekuensi

dan phase sinyal input. Ada beberapa jenis PLL yaitu: Analog atau Linear

PLL (LPLL) detektor fasa adalah pengali analog. Loop filter aktif atau pasif.

Menggunakan osilator Tegangan yang dikendalikan (VCO). Digital PLL

(DPLL) Analog PLL dengan detektor fasa digital (seperti XOR, ujung-

memicu JK, fase detektor frekuensi). Mungkin memiliki pembagi digital

dalam lingkaran. Semua digital PLL (ADPLL) Detektor fasa, filter dan

osilator adalah digital. Menggunakan osilator dikontrol secara numerik

(bintara).

DPLL terdiri dari Phase digital detector (Eksklusif atau gerbang

(EXOR) , Edge-triggered JK-flipflop, Phase frekuensi detektor (PFD)), Low

Pass Filter, Voltage Control Oscillator (VCO), dan Drivider (Pembagi).

PLL digunakan untuk filter, sintesa frekuensi, kontrol kecepatan

motor, modulasi-demodulasi dan beragam aplikasi lain.

B. Saran

Sebelum mempelajari jenis phase locked loops yang lebih modern sebaiknya

terlebih dahulu memahami konsep serta prinsip kerja dari phase locked loop

jenis analog kemudian jenis phase detector digital dan selanjutnya barulah all

in digital PLL. Agar memudahkan dalam memahami materinya.

Page 17: Makalah Elka Telkom

17 Digital Phase Locked Loop ( Teknik Elektro – UNHAS )

DAFTAR PUSTAKA

staff.unud.ac.id: http://staff.unud.ac.id/~wiharta/wp-content/uploads/2008/05/phase-

locked-loop.pdf (akses 17 Desember 2012)

http://harry-ramza.zoomshare.com/files/thesis/dena_pll.pdf (akses 17 Desember 2012)

http://users.ece.gatech.edu/pallen/Academic/ECE_6440/Summer_2003/L070-

DPLL(2UP).pdf (akses 18 Desember 2012)

http://faculty.ksu.edu.sa/abouelela56/Pictures%20Library/PLL.pdf (akses 18 Desember

2012

http://en.wikipedia.org/wiki/Phase_detector ( akses 18 Desember 2012)