gömsis 2008f6msis2008%20bildirileri.pdfgömsis 2008 1 gömsis 2008 gömülü sistemler ve...
TRANSCRIPT
G ö m S i s 2 0 0 8
1
GömSis 2008 Gömülü Sistemler ve Uygulamaları Sempozyumu
Düzenleme Kurulu
Prof. Dr. Emre HARMANCI, İTÜ Bilişim Enstitüsü
Doç. Dr. Müştak Erhan YALÇIN, İTÜ Elektrik Elektronik Fak, Elektronik ve Haberleşme Müh. Böl.
Yrd. Doç. Dr. Osman Kaan EROL, İTÜ Elektrik Elektronik Fak, Bilgisayar Müh. Böl.
M. Niyazi SARAL, TÜBİDER
Suat BAYSAN, TESİD
Bülent GÖNÇ, TBV
Emel Altay BEDİSEL, İstanbul Sanayi Odası
Refik ÜREYEN, Türkiye Teknoloji Geliştirme Vakfı
Yürütme Kurulu
Doç. Dr. Müştak Erhan YALÇIN, Elektrik Elektronik Fak, Elektronik ve Haberleşme Müh. Böl.
Yrd. Doç. Dr. Osman Kaan EROL, İTÜ Elektrik Elektronik Fak, Bilgisayar Müh. Böl.
M. Niyazi SARAL, TÜBİDER
Bilim Kurulu
Prof. Dr. Eşref ADALI, İstanbul Teknik Üniversitesi
Prof. Dr. İrfan ALAN, Ege Üniversitesi
Prof. Dr. Atilla ATAMAN, Yıldız Teknik Üniversitesi
Yrd. Doç. Dr. Feza BUZLUCA, İstanbul Teknik Üniversitesi
Prof. Dr. Günhan DÜNDAR, Boğaziçi Üniversitesi
Yrd. Doç. Dr. Oğuz ERGİN, TOBB Ekonomi ve Teknoloji Üniversitesi
Yrd. Doç. Dr. Osman Kaan EROL, İstanbul Teknik Üniversitesi
Prof. Dr. Muhittin GÖKMEN, İstanbul Teknik Üniversitesi
Prof. Dr. Hasan Cengiz GÜRAN, Orta Doğu Teknik Üniversitesi
Prof. Dr. Emre HARMANCI, İstanbul Teknik Üniversitesi
Prof. Dr. Bülent ÖRENCİK, Tubitak Bilişim Teknolojileri Enstitüsü
Yrd. Doç. Dr. Ahmet ÖZKURT, Dokuz Eylül Üniversitesi
Prof. Dr. A. Coşkun SÖNMEZ, Yıldız Teknik Üniversitesi
Yrd. Doç. Dr. Tuncay UZUN, Yıldız Teknik Üniversitesi
Yrd. Doç. Dr. Sıddıka Berna Örs YALÇIN, İstanbul Teknik Üniversitesi
Doç. Dr. Müştak Erhan YALÇIN, İstanbul Teknik Üniversitesi
Doç. Dr. Arda YURDAKUL, Boğaziçi Üniversitesi
G ö m S i s 2 0 0 8
2
İçindekiler
Telsiz Bilgisayar Mimarisi 4
Oğuz ERGİN, Yusuf Onur KOÇBERBER, Meltem ÖZSOY
Genel Amaçlı 16 - Bit Gömülü Sistem Tasarımı ve Sentezlenmesi 6
Ahmet ÖZMEN, İsmail GÜDENLER, Ercan DOĞAN
FPGA Tabanlı Akıllı Anten Sistemi “SmAnt” 8
Özgür TAMER, Ahmet ÖZKURT
Asenkron Makinanın Alan Yönlendirme Kontrolünde FPGA Kullanımı 10
Özkan AKIN, İrfan ALAN
ADİS Acil Durum İkaz Sistemi 12
Agah Burak DEMİRKAN, Ahmet ÇOBAN, Ahmet SÖNMEZ, Uğurhan KUTBAY
Secure 14
Deniz TAŞKIN, Cem TAŞKIN, Nurşen SUÇSUZ
Gerçek Zamanlı Video İşleyen Yeni Bir Hücresel Sinir Ağları Emülatörü 16
Kamer KAYAER, Vedat TAVŞANOĞLU
Güvenli Fotoğraf Makinesi Tasarımı ve FPGA’da Gerçeklenmesi 18
Oğuz ŞEN
FFT Algoritmalarının FPGA Üzerinde Gerçeklenmesi 20
Tuba AYHAN, Müştak E. YALÇIN
CRYPTODIN™ Kriptolu Yazılımsal Mikroişlemci 22
Tolga AYAV, K. Atilla TOKER, Gökhan AKSAKALLI, Nurtürk HARSA
Yüksek Hızlı Ağlar İçin Zamanlama ve Anahtarlama Mimarilerinin Tasarımı ve Gerçeklenmesi 24
Mustafa SANLI, Ece SCHMIDT
Sayısal Görüntüye Veri Gömmek Ve Ayrıştırmak İçin FPGA Tabanlı Donanım Modülü Tasarımı 26
İsmail ERCAN, İbrahim ŞAHİN, Serdar KIRIŞOĞLU
Enerji Kalitesi Bozucularının Belirlenmesi ve Sınıflandırılması İçin Gömülü Sistem Uygulaması 28
Semavi AKIN, Doğan Gökhan ECE, Ömer Nezih GEREK
RFID İçin Yazılım ve Donanım Geliştirme 30
İbrahim KORANA, Vahit TONGUR, Şirzat KAHRAMANLI
Üç Fazlı Asenkron Motorun FPGA Tabanlı Modellenmesi ve Döngüde Donanımsal Benzetim Tekniği ile Sürücü
Sistemlerinin Gerçek Zamanlı Test Edilmesi 32
Erkan DUMAN, Hayrettin CAN, Erhan AKIN
FPGA Üzerinde SelCPU İşlemcisi İle System-On-Chip Uygulaması 35
Selçuk BAŞAK
Mikrokontrolör İle CF Bellekli MP3 Kod Çözücü Tasarımı 37
Yalçın EZGİNCİ, Ali ALİOĞLU
Genel Amaçlı, Pipeline RISC Mimarili İşlemcinin VHDL Dili İle Tasarımı ve FPGA Üzerinde Gerçeklenmesi: İvme
İşlemcisi 39
M. Ali ULUCAN, Özkan AKIN
G ö m S i s 2 0 0 8
3
Genel Amaçlı, CISC ve Von Neuman Mimarili İşlemcinin VHDL Dili İle Tasarımı ve FPGA Üzerinde Gerçeklenmesi 41
Ümit TARHAN, Erman SELİM, Emre AYANOĞLU, İbrahim KURU, Nihat Erdi SAMARAZ, Özkan AKIN
ITUcam, FPGA Tabanlı Görüntü Yakalama ve İşleme Kartı Gerçeklemesi 43
Ramazan YENİÇERİ, Abdullah USTA, Müştak E. YALÇIN
Plaka Yeri Tespiti için Kenar Bulma, Bit Tabanlı Öznitelik Çıkartma ve YSA Sınıflandırıcısının FPGA Üzerine
Uyarlanması 45
Mehmet Ali ÇAVUŞLU, Halis ALTUN, Fuat KARAKAYA
Gömülü Sistemler İçin Düşük Güç Tüketimli İşlemci Tasarımı 47
Muhammet M. KAYA, Uğur ÇAM
Yapay Sinir Ağı Eğitiminin IEEE 754 Kayan Noktalı Sayı Formatı İle FPGA Tabanlı Gerçeklenmesi 49
Mehmet Ali ÇAVUŞLU, Cihan KARAKUZU, Suhap ŞAHİN, Fuat KARAKAYA
Kodsıfır Mikroçekirdeği 51
Bahadır BALBAN
DPT Genel Amaçlı Gömülü Sistem Uygulama Platformu 53
Engin KARABULUT, Abid Üveys DANIŞ, Çağatay ÇATAL
G ö m S i s 2 0 0 8
4
Telsiz Bilgisayar Mimarisi
Oğuz ERGİN, Yusuf Onur KOÇBERBER, Meltem ÖZSOY
TOBB Ekonomi ve Teknoloji Üniversitesi, Bilgisayar Mühendisliği Bölümü, Ankara
[email protected], [email protected], [email protected]
Özet
Günümüzde bilgisayarlar işlemci, bellek ve giriş/çıkış aygıtlarından oluşur. Bilgisayarın kalbi olan işlemcinin
kullanıcıyla iletişiminin sağlanması amacıyla pek çok giriş ve çıkış aygıtı tasarlanmış, işlemcinin bu aygıtlarla
haberleşmesi için de bir ara yüz olarak ana kartlar düşünülmüştür. Daha fazla işlemcinin ve bellek modülünün çok
sayıda giriş çıkış aygıtına bağlanmasını gerektiren bazı durumlarda tel ile birbirine bağlanacak aygıt sayısının
artmasından dolayı karmaşıklık artmakta, bilgisayarı oluşturan işlemcilerin birbiriyle iletişim kurması zorlaşmaktadır.
Bunun yanında bilgisayarı oluşturan parçalar ana karta uygun tasarlandığından bilgisayarın esnekliği azalmakta ve
özellikle işlemci ve bellek birimlerinin yenilenmesi ya da sayısının artırılması fiziksel kısıtlar nedeniyle zorlaşmaktadır.
Telsiz iletişim bilgisayarları birbirine bağlayarak ağlar oluşturmak için giderek daha fazla kullanılan yaygın bir
yöntemdir. Ancak bugüne kadar bir bilgisayar bileşenlerinin birbiriyle tamamen kablosuz iletişmesi ve ana kartın
ortadan kaldırılması hiç denenmemiştir. Böyle bir düşüncenin hayata geçmemesinin en önemli nedeni şüphesiz telsiz
iletişimin telli iletişime oranla çok daha yavaş ve daha az güvenilir olmasıdır. Buna karşın yalnızca telsiz biçimde
birbiriyle haberleşen bileşenlerden oluşan bir bilgisayar esnek ve modüler yapısıyla özellikle çok sayıda paralel
uygulamalar çalıştıran süper bilgisayarlar için cazip bir seçenek olabilir.
Bu makalede bileşenlerinin birbiriyle yalnızca telsiz iletişim yoluyla haberleştiği bir bilgisayar mimarisinin
tanımlanması, böyle bir bilgisayarın ilk kavramının oluşturulması amaçlanmaktadır. İleri aşamalarda bilgisayarın
işlemcisine, belleklerine ve giriş çıkış aygıtlarının tamamına birer telsiz iletişim yongası bağlanıp, güç kaynakları
birbirinden ayrı olan ve belirli bir uzaklıkta bulunan bu birimlerin birbirleriyle anlaşarak bir bilgisayarı oluşturmaları
sağlanabilir.
Günümüzde telsiz iletişim hızları düşük olsa da gelecekte artacak iletişim hızları ve paralel işlem gereksiniminin
artması ile telsiz bir bilgisayar mimarisinin kullanım alanları artacaktır. Yapacağımız bu çalışma gelecekte kullanılacak
değişik bir bilgisayar yapısının farklı bir seçenek olarak oluşturulmasını amaçlamaktadır.
G ö m S i s 2 0 0 8
5
G ö m S i s 2 0 0 8
6
Genel Amaçlı 16 - Bit Gömülü Sistem Tasarımı ve Sentezlenmesi
Ahmet ÖZMEN, İsmail GÜDENLER, Ercan DOĞAN
Dumlupınar Üniversitesi, Elektrik‐Elektronik Mühendisliği Bölümü, Kütahya
[email protected], [email protected], [email protected]
Özet
Bu çalışmada, genel amaçlı gerçek zamanlı uygulamalarda kullanılabilecek 16‐Bit veri ve adres yolu olan,
bellek‐saklayıcı mimarisinde ve tamsayılarla işlem yapabilen bir gömülü sistem tasarlanıp gerçeklenmiştir. Gömülü
sistemde 32 adet 16 bitlik saklayıcılar dizisi ve A (akümülatör) saklayıcısı bulunmaktadır. Bu saklayıcıların 14’ü sistem
tarafından veya giriş/çıkış birimleri tarafından kontrol saklayıcısı olarak kullanılmakta olup, 18’i kullanıcıya
bırakılmıştır. Sisteme, veri ve program belleği olarak 64 K‐Word dahili (sentezleme aşamasında eklenirse) veya harici
bellek ilave edilebilmektedir. Sistem her biri bit bazında yönlendirilebilen 2 adet 16‐Bitlik giriş çıkış iskelesi ile
donatılmıştır. Ayrıca, dört farklı harici kaynaktan gelebilecek kesmeler için “vektörlü kesmeyi” desteklemektedir.
Sistemde 16 Word derinliğinde bir yığın gerçeklenmiş olup, alt programlara ve kesme servis rutinlerine dallanmalarda
geri dönüş adresi bu yığına atılmaktadır. İşlemci çarpma ve bölme komutları dahil 35 komut ile ihtiyaç duyulan tüm
işlemleri en etkin bir şekilde gerçekleyebilmektedir. Komutlar yapısına göre ivedi, doğrudan, doğal, sıralı ve
bellek‐ivedi adresleme modlarını kullanabilmektedir. Komutların adresleme modlarına göre icra süreleri: 2 (doğal), 3
(ivedi), 4 (doğrudan, sıralı), 5 (bellek‐ivedi) saat darbesi sürmekte; çarpma ve bölme işlemleri ilave olarak 16 saat
darbesi daha almaktadır.
Gömülü sistem modüler olarak kapı seviyesinde tasarlanmış olup, her bir modül son sisteme dahil edilmeden önce
davranışsal eşleniği ile kapsamlı bir teste tabi tutulmuştur. Tasarlanan modüller ve tüm sistem Verilog‐HDL ile
kodlanmış olup derleyici ve editör olarak XILINX ISE 10.1 ortamı kullanılmıştır. Modüllerin tasarım ve test
aşamasından sonra, tüm işlemci simülasyon yoluyla test edilmiş ve üzerinde örnek programlar koşturulmuştur.
Simülasyonda “MODELSIM SE Verilog” kullanılmış olup kesme girişlerini test etmek için ise “XILINX ISE” ortamındaki
“Test Bench Waveform” yardımı ile farklı kesme girişlerine farklı anlarda kesme sinyali uygulanmıştır. Tüm test ve
simülasyon aşamaları geçildikten sonra, gömülü sistem “Xilinx HW‐SPAR3E‐SK” geliştirme kartı kullanılarak
sentezlenmiştir.
Program yazmayı kolaylaştırmak için ayrıca bir “farklı ortam derleyicisi“ (cross‐compiler) ve editörden oluşan
programlama ortamı tasarlanmış ve C‐Sharp dili kullanılarak gerçeklenmiştir. Geliştirilen programlama ortamındaki
editör, renk ve biçim unsurlarıyla simgesel dilde program yazmayı kolaylaştıran ve yazım hatalarını en aza indiren
özelliklere sahiptir. Derleme işlemi bir butona basılarak yapılabilmekte ve icra edilebilir program gömülü sistemin
belleğine bir başka butona basılarak indirilebilmektedir. Geliştirilen programlama ortamında oldukça karmaşık
uygulamalar (iki boyutlu oyun, üç boyutlu küp) kodlanıp derlenmiş ve sistem üzerinde koşturulmuştur. Ayrıca,
gelecek sürümlerde programlama ortamına hata ayıklayıcı ve simülatör ilave edilmesi planlanmaktadır.
G ö m S i s 2 0 0 8
7
G ö m S i s 2 0 0 8
8
FPGA Tabanlı Akıllı Anten Sistemi “SmAnt”
Özgür TAMER, Ahmet ÖZKURT
Dokuz Eylül Üniversitesi, Elektrik Elektronik Mühendisliği Bölümü, İzmir
[email protected], [email protected]
Özet
Algılayıcı dizisi huzme yönlendirme sistemleri iletişim teknolojilerinden sonar / radar uygulamalarına bir çok konuda
uygulama alanı bulabilen sistemlerdir. Sistem başarımını artırmanın yollarından biri ise huzme yönlendirme
algoritmasını alan programlamalı kapı dizileri (FPGA) üzerinde oluşturulmuş işlemciler üzerinde paralel olarak
çalıştırmaktır. Böylece yoğun matris işlemleri içeren algoritmalar çok daha kısa zamanda sonuç vermektedirler.
Projemiz huzme yönlendirme algoritmalarından QR ayrıştıtmasına dayalı özyinelemeli en küçük kareler (RLS) (QRD-
RLS) algoritmasının, sistolik dizi yapısında programlanmış bir FPGA'e gömülü halde çalıştırılmasına dayanmaktadır.
Paralel işlemcilere dayanan bu yaklaşımda anten huzmesini yönlendirmek için gerekli ağırlıklar çok hızlı bir şekilde
elde edilmekte ve sistem başarımını artırmaktadır..
Çalışmada kullanılan sistolik dizide hücrelerden oluşan her sütuna sürekli bir veri akışı bulunmaktadır. İlk adım olarak
çalıştırılan mode 1 durumunda veri matrisinin tüm sistolik dizi yapısına yerleşmesi sağlanmaktadır. Hücreler mode 2
durumunda çalıştırıldığında ise veri akışında öncelikle c ile ifade edilen zorlayıcı vektör sürülmekte ve antenlerin bakış
açısı hücrelere uygulanmakta ve ardından da bir birim matris uygulanarak zorlayıcı vektörün tüm matrise doğru bir
şekilde yayılması sağlanmaktadır. Daha sonra ise hücreler tekrar mode 1 durumunda çalıştırılmakta ve hedeflenen
ağırlık değerleri sistolik dizinin çıkışından elde edilmektedir.
Yukarıda bahsedilen sistolik dizi yapısı bir FPGA yapısına gömülü halde uygulanmıştır. FPGA'ye alıcı kart tarafından
algılanan değerler bir I/Q kip çözücü yardımıyla karmaşık hale getirildikten sonra kart üzerinden bulunan ADC'ler
yardımıyla sayısallaştırılarak aktarılmaktadır. FPGA'de gömülü olarak çalışan QRD RLS algoritmasının çıktısı olarak
elde edilen ağırlık vektörleri de hem alıcı hem de verici katlara uygulanarak akıllı antenin dışında kalacak şekilde
gösterilen iletişim sisteminin hüzme yönlendirmesi uygulanmış anten dizisinden yararlanması sağlanmış olur.
Gömülü QRD RLS algoritması bir C++ kütüphanesi olan ve IEEE tatafından sistem benzetimi ve tasarımı için bir
standart olarak kabul edilen SystemC ortamında oluşturuluştur. Böylece hem çok daha üst seviye bir tasarım ortamı
olan C++ kullanılmış ve benzetim ve uygulamanın aynı ortamda gerçeklenmesi sağlanmış hem de sabit noktalı işlem
gibi işaret işleme başarımını artıracak özelliklerin kullanımı mümkün olmuştur. Hücreler SystemC ortamında “nesne”
olarak tanımlanmış ve bu nesnelerin arasında kurulan köprülerle de sistolik dizi yapısı oluşturulmuştur. Geliştirilen
sistolik dizi yapısı daha sonra EDIF'e çevrilmiş ve FPGA üreticisi tarafından sunulan yazılım kullanılarak sentezlenmiş
ve FPGA'ye aktarılmıştır. Aşağıda bu aktarımın sonucu yapılan denemelerde elde edilen sonuçlar görülmektedir.
Bu çalışmada Akıllı anten sisteminin ağırlıklarını hesaplayarak dizinin huzmesinin istenilen şekilde oluşmasını sağlayan
QRD RLS tabanlı uyarlanır dizi algoritması SystemC kütüphanesi kullanılarak geliştirilmiş ve FPGA üzerinde
gerçeklenmiştir. Anten dizisinden alınan RF işaretler dörtlü kip çözücü yardımıyla kompleks işaret haline
dönüştürüldükten sonra analog sayısal çeviriciler yardımıyla uyarlanır dizi algoritmasının yüklendiği FPGA'e
aktarılmaktadır. FPGA çıkışlarında oluşan kompleks ağırlıklar ise dörtlü kipleyiciler yardımıyla RF işaretlere çevrilerek
huzmesi yönlendirilmiş anten örüntüsü oluşturulmaktadır. Bu yolla alınan ölçüm sonuçları Şekil 3 te sunulmaktadır.
Hücre yapılarının içerdiği kompleks karekök ve kompleks bölme gibi işlemler, FPGA kaynaklarının daha verimli
kullanılabilmesi için CORDIC tabanlı işlemler haline getirilerek bir kütüphane oluşturulmuş ve kullanılmıştır.
Geliştirilen QRD RLS algoritması tabanlı huzme yönlendirici 5 temel hücre yapısına dayanan bir algoritmadır. Yeni
hücrelerin eklenmesi ile algoritma daha büyük anten dizileri için de uygun hale getirilebilir.
G ö m S i s 2 0 0 8
9
G ö m S i s 2 0 0 8
10
Asenkron Makinanın Alan Yönlendirme Kontrolünde FPGA Kullanımı
Özkan AKIN, İrfan ALAN
Ege Üniversitesi, Mühendislik Fakültesi, Elektrik & Elektronik Mühendisliği Bölümü, İzmir
Özet
Bu çalışmasında bir asenkron makinanın alan yönlendirme kontrolünde programlanabilir kapı dizileri (FPGA)
kullanımının fizibilite çalışması yapılmıştır. Öncelikle asenkron makinanın dolaylı alan yönlendirme kontrolü nümerik
olarak ACSL simülasyon programı aracılığı ile simüle edilmiştir. Daha sonra ilgili kontrol Matlab Simulink ortamında
geliştirilip Xilinx System Generator desteği kullanılarak Xilinx Spartan 3 xc3s200 FPGA kartında gerçeklenebilecek
tarzda modellenmiştir. Ayrıca Alan Yönlendirme Kontrolü Çok Yüksek Hızlı Tümleşik Devre Donanım Tanımlama Dili
(VHDL) dili kullanılarak da kodlanmıştır. Tasarlanan sistemde kullanıcı giriş, çıkış ve ara algoritma katmanlarını kısa
sürede değiştirebileceğinden esnek ve modüler bir yapıya sahiptir, dolayısıyla diğer vektör kontrol modellemelerine
de kolaylıkla geçilebilir.
Asenkron makinanın kontrolünde kullanılan dolaylı alan yönlendirme kontrolü Digilent firması tarafından üretilen
Digilab S3 Spartan 3 FPGA geliştirme kitinde gerçeklenmeye hazır hale getirilmiştir. Geliştirilen sistemin kontrol
performansı asenkron makinanın değişik yüklerinde ve çeşitli çalışma hızlarında Simulink ortamında testleri
yapılmıştır.
G ö m S i s 2 0 0 8
11
G ö m S i s 2 0 0 8
12
ADİS Acil Durum İkaz Sistemi
Agah Burak DEMİRKAN, Ahmet ÇOBAN, Ahmet SÖNMEZ, Uğurhan KUTBAY
Gazi Üniversitesi, Elektrik Elektronik Mühendisliği, Ankara
Özet
ADİS, 32 bit kelime uzunluğu ve pipeline yapısına sahip olan iei-32 işlemcisi sayesinde deprem sel gibi beklenmedik
tabi afetler söz konusu olduğunda sensörler vasıtası ile algılama yapıp devreye girerek iletişimin belirlenen acil durum
merkezleri arasında sürekliliğini sağlayacak var olan şebekelerden bağımsız bir haberleşme sisteminin
kontrolcüsüdür. Sistem VHF bandı üzerinden iletişim sağlayacak, gerekirse data şifreleme yapabilecek altyapıya sahip
data ve ses aktarımı yapabilen, direct digital synthesis tabanlı bağımsız bir gömülü sistemdir.
ADİS, PLL tabanlı alıcı, verici ve SMPS kontrollü güç ünitesi olmak üzere 3 bölümden oluşmaktadır. Sistemde; nem,
rüzgar, sıcaklık ve deprem bilgileri sensörler aracılığıyla kontrol edilmektedir. Güneş enerjisi ile kendisini otomatik
olarak şarj eden ADİS, 110 ile 150 MHz frekans aralığında çalışabilmekte ve 4800 Baud Rate narrowband, frekans
atlama özelliği, ses ve data transferi özelliklerine de sahiptir.
G ö m S i s 2 0 0 8
13
G ö m S i s 2 0 0 8
14
Secure
Deniz TAŞKIN 1, Cem TAŞKIN 1, Nurşen SUÇSUZ 2 1 Trakya Üniversitesi, Bilgisayar Mühendisliği Bölümü, Edirne 2 Trakya Üniversitesi, Tunca Meslek Yüksek Okulu, Edirne
[email protected], [email protected], [email protected]
Özet
Görsel veriye artan ilgi sebebiyle video dosyaları günlük yaşantıda kullanımı artmakla birlikte video dosyalarının
güvenliği de ön plana çıkmaktadır. Video dosyaları dışında, gerçek zamanlı ve güvenlik gereksinimi yüksek video
konferans oturumlarının güvenliği de sağlanması da günümüzün önemli konularındandır. Uzunca bir süredir metin
dosyalarının güvenliğini başarılı şekilde koruyan geleneksel şifreleme yöntemleri, video verisinin güvenliğini sağlamak
için yetersiz kalmaktadır. Bu yöntemler video verisine uygulandığında, şifreyi kırmak isteyen kişilere açık noktalar
bırakmaktadır. Video verisi büyük alan kapladığı için şifreleme süresi de uzamaktadır. Bu süre çoğunlukla gösterim
süresini aşmaktadır ve gerçek zamanlılıktan uzaktır.
Bu çalışmada, kısmi şifreleme temelli hızlı ve bağımsız bir çekirdek tasarlanarak performansı en yüksek seviyeye
çıkarma hedeflenmektedir. Projenin gerçek yaşamda video konferans, uydu sistemleri, depolama güvenliği ve
bütünlüğü gibi birçok uygulama alanı vardır.
G ö m S i s 2 0 0 8
15
G ö m S i s 2 0 0 8
16
Gerçek Zamanlı Video İşleyen Yeni Bir Hücresel Sinir Ağları Emülatörü
Kamer KAYAER, Vedat TAVŞANOĞLU
Yıldız Teknik Üniversitesi, Elektronik ve Haberleşme Mühendisliği Bölümü, İstanbul
[email protected], [email protected]
Özet
Hücresel Sinir Ağları (HSA) iyi tanımlanmış bir yapay sinir ağı yapısıdır ve özellikle görüntü işleme uygulamalarında
kullanılmaktadır. HSA yapısında, görüntüdeki her bir piksele bir hücre karşı düşer ve hücreler görüntü işlemeyi paralel
(eş zamanlı) çalışarak gerçekleştirirler. Bu paralel çalışmayı sağlamak için çip üzerinde görüntüdeki piksel sayısı kadar
işlemci gerçeklenesi gerekir. Bu çok sayıdaki işleci yapısının çip üzerinde gerçeklenebilmesi, dijital işlemcilere göre
çok daha az yer kaplayan analog işlemciler (hücreler) kullanılarak mümkün olmaktadır. Bu şekilde gerçeklenmiş
tümdevrelerin en üstün yanı işlem hızlarının çok yüksek olmasıdır. Ancak bu güne kadar gerçekleştirilmiş en gelişmiş
tek katmanlı HSA analog çipi (ACE16k) 128×128 hücre içermektedir ve çipin eşdeğer dijital doğruluğu 7-8 bit’dir.
Günümüzün görüntü işleme uygulamalarının daha yüksek çözünürlüklere ihtiyaç duyması, analog gerçeklemelerin
gürültü ve sıcaklık değişimlerine dijital eşdeğerlerine göre daha duyarlı ve üretim maliyetlerinin çok daha yüksek
olması araştırmacıları HSA yapısının dijital emülasyonları üzerinde çalışmaya yöneltmiştir. Tasarlanan emülatör
yapılarının FPGA tümdevreleriyle gerçeklenmesi ise paralel çalışan işlemcilerin FPGA ile oluşturulabilmesi, yeniden
yapılandırılabilmeleri ve maliyetlerinin düşük olması açısından oldukça uygundur.
Bu çalışmada, gerçek zamanlı video işleyen yeni bir HSA emülatörü yapısı önerilmiş ve FPGA ile gerçeklenmiştir.
Yapının temel özellikleri; FPGA dışında bir bellek elemanı (RAM) kullanmaması, her bir pikseli üç saat darbesinde
işlemesi ve çıkışın hesaplanması için yapılan Euler iterasyonu sayısının gerçeklenen işlemci sayısı ile belirlenmesidir.
Dış bellek kullanılmaması sistemin karmaşıklığını ve maliyetini düşürmektedir. Sistem çok sayıda hücre içeren ve 3×3
şablonlarla çalışan bir HSA yapısının emülasyonunu pipeline olarak çalışan bir tek hücre ile gerçekleştirir. Bu hücre
paralel olarak çalışan ve birbirine kaskad bağlı birçok işlemci biriminden oluşur. Her işlemci biriminde hücrelerin
durum değerlerini saklayan üç adet RAM bloğu mevcuttur.
Görüntü verisi emülatöre (FPGA’e) VGA, DVI, dijital arayüzlü CMOS kamera vb. sıralı (progressive) veri ileten bir
protokol ile iletilmelidir. PAL, SECAM ve NTSC gibi görüntüyü atlamalı (interlaced) olarak ileten standartlar bu yapı
için uygun değildir. Piksel verilerinin sisteme girmesi, işlenmesi ve çıkışı eş zamanlı olarak gerçekleştirilir. Video çıkış
işareti birkaç video satırı gecikme ile video giriş işaretine senkrondur. Bu gecikme sistemin pipeline yapısından
kaynaklanmaktadır.
Emülatör yapısı Celoxica firmasını RC203 kartı üzerinde bulunan Xilinx firmasını Virtex-II 3000 FPGA tümdevresiyle
gerçeklenmiş ve bir kenar belirleme uygulamasında kullanılmıştır. Uygulama için gerçeklenen sistem 640×480 piksel
60 fps 9 bit gri tonlamalı VGA videoyu, 18 bit 3×3 HSA şablonlarıyla gerçek zamanlı olarak işleyerek sonuç videoyu bir
VGA monitörde gösterir.
Xilinx ISE yazılımının “Place and Route” raporuna göre gerçeklene sistemin Virtex-II 3000 üzerinde çalışabileceği
maksimum saat frekansı yaklaşık 123 MHz’dir. Yapı bir pikseli üç saat darbesinde işlediği için emülatör saniyede 41
Mega piksel (123/3) veriyi işleyebilmektedir. Emülaörün hızı FPGA’deki çarpıcı bloklarının hızı ile sınırlanmış
olduğundan emülatörün lojik yapısında gerçekleştirilecek değişikliklerle daha fazla hızlanması sağlanamaz. Virtex-II
3000 üzerinde oluşturulabilecek maksimum işlemci sayısı her işlemcide üç adet çarpıcı ve üç adet blok RAM
kullanılması nedeniyle 32 (96/3) adettir ve yapı işlemci sayısının bir eksiği kadar Euler iterasyonu
gerçekleştirebilmektedir. Sonuç olarak bu yapı Virtex-II 3000 FPGA’i ile 3×3 şablonlara sahip tek katmanlı bir HSA
yapısının dijital emülasyonunu 9 bit piksel, 18 bit şablon değerleri ve 31 Euler iterasyonu ile gerçekleştirebilmektedir.
G ö m S i s 2 0 0 8
17
G ö m S i s 2 0 0 8
18
Güvenli Fotoğraf Makinesi Tasarımı ve FPGA’da Gerçeklenmesi
Oğuz ŞEN, Müştak E. YALÇIN
İstanbul Teknik Üniversitesi, Elektrik-Elektronik Fakültesi, Elektronik ve Haberleşme Müh. Bölümü, İstanbul
[email protected], [email protected]
Özet
Bu çalışmada, çektiği fotoğrafın çekildiği andaki kriptografik özünü hesaplayarak fotoğraf içine gömen ve bu sayede
fotoğraf üzerinde sonradan yapılacak her türlü değişikliğin anlaşılmasını sağlayan ‘Güvenli Fotoğraf Makinesi’
tasarımı ve FPGA (Sahada Programlanabilir Kapı Dizileri) üzerinde gerçeklemesi yapılmıştır.
Giderek sayısallaşan fotoğrafçılık ve bu fotoğrafları düzenlemeye yarayan bilgisayar programlarındaki gelişmeler, her
gün gördüğümüz onlarca fotoğrafın orijinalliğinde kuşku yaratıyor. Böyle bir ortamda bilginin bütünlüğünün
garantilenebilmesi özellikle de bazı uygulama alanlarında giderek önem kazanmaktadır. Tasarlanan ve gerçeklenen
Güvenli Fotoğraf Makinesi sayısal fotoğrafların kullanıldığı önemli noktalarda verinin bütünlüğünü yani fotoğrafın
çekildiği andan sonra değiştirilmediğini garanti edebilmektedir.
Sayısal fotoğrafın üzerinde çekildiği anda AES (ileri şifreleme standardı) tabanlı 128 bitlik bir kriptografik hash (öz)
fonksiyonu koşturulmaktadır. Bu tek yönlü fonksiyon sonucu, sadece Güvenli Fotoğraf Makinesi ve sistem sahibi
kurumda bulunan bir anahtar kullanılarak hesaplanabilir. Çekilen fotoğraf sistem sahibi kuruma ulaştığında fotoğraf
üzerinde aynı fonksiyon aynı anahtar ile koşturularak beklenen öz değeri hesaplanır ve fotoğraf içine gömülen değer
ile karşılaştırılır. Uyuşmazlık durumunda fotoğraf üzerinde çekildiği andan sonra bir değişiklik yapıldığı
belirlenmektedir. Değerlerin birbirini tutması ise fotoğrafın orijinalliğini garanti etmektedir.
Gerçeklenen fotoğraf makinesinin çektiği fotoğraflar şifrelenmiş formatta değildir, yani çekilen fotoğraflar herkes
tarafından görülebilmektedir. Ancak çekilen bu fotoğraflar bilgisayarda herhangi bir fotoğraf düzenleme programı
tarafından herhangi bir şekilde değiştirilirse, beklenen gerçek öz değeri hesaplanıp fotoğraf içine gömülemediğinden
sistem sahibi kurum bu değişikliği fark edebilmektedir.
Güvenli Fotoğraf Makinesi FPGA üzerinde gerçeklenmiştir. Tasarlanan sayısal sistemin tamamı VHDL ile kodlanmıştır.
Gerçekleme için bir kamera modülü FPGA geliştirme kitine bağlanmış ve fotoğraf çekme işlemi gerçekleştirilmiştir.
Ardından çekilen fotoğraf FPGA geliştirme kiti üzerinde bulunan RAM’e yazılmış ve fotoğraf piksel bilgisi üzerinde tek
yönlü kriptografik hash fonksiyonu koşturulmuştur. Fonksiyon çıktısı öz değeri, fotoğraf standartlarına bağlı kalınmak
üzere fotoğraf başlık bölgesinde oluşturulan yeni alana gömülmüştür.
Doğrulama işlemi Matlab ve Xilinx benzetim ortamında yapılmaktadır. Yazılan kod, fotoğrafın içinde gömülü olan öz
değer ile kendi elde ettiği Hash fonksiyonu sonucu öz değeri karşılaştırarak fotoğrafın orijinal olup olmadığını tespit
etmektedir. Bu sayede sistem sahibi kurum olası yanıltma teşebbüsünden korunmaktadır.
Projenin; özellikle askeri ve adli alanda, ayrıca görsel medyada uygulama alanı bulabileceği düşünülmektedir.
G ö m S i s 2 0 0 8
19
G ö m S i s 2 0 0 8
20
FFT Algoritmalarının FPGA Üzerinde Gerçeklenmesi
Tuba AYHAN, Müştak E. YALÇIN
İstanbul Teknik Üniversitesi, Elektrik-Elektronik Fakültesi, Elektronik ve Haberleşme Müh. Bölümü, İstanbul
[email protected], [email protected]
Özet
Bu çalışmada, FFT (Fast Fourier Transform - Hızlı Fourier Dönüşümü) algoritmaları, sayısal işaret işleme alanında da
kullanımı gittikçe yaygınlaşan FPGA üzerinde gerçeklenmiştir.
FFT, sayısal işaret işlemenin tüm alt dallarında temel bir algoritma olarak karşımıza çıkmaktadır. Dolayısıyla,
haberleşme sistemlerinden görüntü işlemeye, biyomedikal işaret işlemeden sonar ve radar uygulamalarına kadar bir
çok alanda Fourier dönüşümünü sağlayan bir işlemciye ihtiyaç duyulmaktadır.
Bu çalışmada, tek bir frekans için genlik değeri hesaplanmakta kullanılan Goertzel FFT Algoritması, 32 frekans
noktasına kadar FFT işlemlerini kolaylaştıran Rader FFT Algoritması ve daha fazla noktada Fourier dönüşümü için
sıklıkla kullanılan Cooley-Tukey FFT Algoritmaları incelenmiştir. Her bir algoritma, kullanım alanlarına, sağladığı
kolaylıklara, avantajlarına ve dezavantajlarına uygun farklı tasarım blokları kullanılarak FPGA üzerinde
gerçeklenmiştir.
Her bir algoritma için gerçekleme süreci ise benzerdir. Analog işaret 8 bit ADC kullanılarak 8kHz ile örneklenmiş,
FPGA üzerinde FFT bloğunda kullanılabilecek bir sayı formatına dönüştürülmüştür. FFT bloğunun çıkışı ise hedef
sisteme uygun bir formata çevrilmiştir.
DTMF uygulamalarında kullanılan Goetzel FFT Algoritması gerçeklenirken, sonuçların kesinliği öncelikli olarak
gözetildiğinden, işlemler kayan noktalı aritmetiğe göre yapılmış, sözcük uzunluğu 32 bit seçilmiştir. FFT bloğunun
çıkışı ise giriş işaretinin içinde aranan frekansın olup olmadığını gösterebilmek için uygun eşik değeri ile karşılaştırılıp,
monitöre 1 veya 0 olarak verilmiştir.
Daha fazla noktada (16-32) dönüşüm yapılmak istendiğinde Fourier dönüşümünü dairesel konvolüsyonla ifade eden
Rader FFT Algoritması, gerçeklemesi kolay ve sonuçları sağlıklı bir algoritma olduğu için tercih edilir. Sonuçlarda
büyük sapmalar görünmediğinden sabit noktalı aritmetik kullanılmış, sözcük uzunluğu ise 16 bit olarak seçilmiştir. FFT
bloğunun çıkışları 8 bite indirilip, DAC’ den geçirilerek osiloskopta gözlenmiştir.
Cooley-Tukey FFT Algoritması gerçeklenirken ise nokta sayısı arttığından, FPGA içinde bulunan blok RAM’ ler
kullanılmıştır. Dolayısıyla sözcük uzunluğunu belirleyen blok RAM olmuştur. Önceki algoritmalardan farklı olarak
Cooley-Tukey FFT Algoritması, bir frekans değerine ait fazı da hesaplar. Bu da işlemlerin karmaşık sayılarla
yapılmasını gerektirir. 16 bit sözcük uzunluklu kayan noktalı aritmetiğe göre karmaşık toplama ve çarpma alt blokları
oluşturulmuş, bunlar FFT bloğunda kullanılmıştır. FFT bloğunun ModelSim ile benzetimi yapılmış, çıkışlar MATLAB’ a
aktarılarak test edilmiştir.
FFT bloklarının gerçeklenmesi diğer işaret işleme uygulamaları için bir ön hazırlık olarak düşünülebilir. Sayısal işaret
işleme uygulamasına bağlı olarak bu bloklar olduğu gibi ya da birbiri ile birleştirilerek kullanılabilirler.
G ö m S i s 2 0 0 8
21
G ö m S i s 2 0 0 8
22
CRYPTODIN™ Kriptolu Yazılımsal Mikroişlemci
Tolga AYAV, K. Atilla TOKER, Gökhan AKSAKALLI, Nurtürk HARSA
İzmir Yüksek Teknoloji Enstitüsü (İYTE), Bilgisayar Mühendisliği Bölümü, İzmir
Özet
CryptOdin, özellikle gömülü sistem uygulamaları için tasarlanmış ve şifrelenmiş (kriptolu) program kodlarını
çalıştırabilen 16 bitlik bir yazılımsal mikroişlemcidir. CryptOdin’in temel özelliklerini aşağıdaki gibi sıralayabiliriz:
16 bit adres ve 16 bit veri yolu
Harvard Mimarisi
32 adet kayıtçı
38 adet komut
16 bit ve 32 bit olmak üzere iki farklı uzunlukta komut
Pipelining
Max. 68 MHz saat frekansı
Kriptolu program çalıştırabilme
CryptOdin yapısal ve davranışsal programlama modelleri kullanılarak VHDL dilinde kodlanmış, hedef FPGA modeli
Spartan3E - xc3s500e olarak seçilmiştir. Buna göre FPGA kullanımıyla ilgili sentezleyici raporu aşağıdaki gibi elde
edilmiştir:
Number of Slices: 1020 out of 4656 21%
Number of Slice Flip Flops: 815 out of 9312 8%
Number of 4 input LUTs: 891 out of 9312 20%
Number of IOs: 70
Number of bonded IOBs: 70 out of 92 76%
IOB Flip Flops: 1
Number of MULT18X18SIOs: 1 out of 20 5%
Number of GCLKs: 1 out of 24 4%
Zamanlamayla ilgili rapor ise:
Min. clock period: 14.511ns (Max. frequency: 68.912MHz)
şeklinde elde edilmiştir.
Gömülü sistemlerde son derece önemli olabilecek konulardan biri de algoritmanın gizlenmesidir. Örneğin çok farklı
özelliklere ve fonksiyonlara sahip askeri amaçlı bir donanımın içerisinde çalışmakta olan programın gizlenmesi büyük
önem taşıyabilir. Bu durumda kullanılabilecek yöntemlerden biri algoritmanın bir bütün olarak içerisine gömüldüğü
özel amaçlı bir entegre devre (ASIC) tasarlamaktır. Bu yöntemin dezavantajı entegrenin uygulamaya yönelik olması
ve algoritmada yapılacak en küçük bir değişiklikte entegre devrenin tasarımının değişmesi ve yeniden üretim sürecine
girilmesi zorunluluğudur. CryptOdin, harici hafızada şifrelenmiş olarak saklanan program kodunu çalıştırarak en üst
seviyede güvenlik sağlayacaktır. Mikroişlemcinin ters mühendislik yöntemleriyle analiz edilmesini engelleyecek
önlemlerin alınmasıyla elde edilecek güvenlik, kullanılacak şifreleme standartının gücüne bağlı olacaktır.
G ö m S i s 2 0 0 8
23
G ö m S i s 2 0 0 8
24
Yüksek Hızlı Ağlar İçin Zamanlama ve Anahtarlama Mimarilerinin Tasarımı ve
Gerçeklenmesi
Mustafa SANLI, Ece SCHMIDT
Orta Doğu Teknik Üniveritesi, Elektrik-Elektronik Mühendisliği Bölümü ve Aselsan A.Ş., Ankara
Özet
Yüksek hızlı ağ anahtarlarında (network switch), gerçek zamanlı paketlere servis verebilmek ve hizmet kalitesi
standartları sağlayabilmek için “hizmet kalitesi çizelgeleyiciler” (quality of service schedulers) bulunmaktadır. Bu
çizelgeleyiciler, gelen paketleri tampon belleklerinde tutmakta, maksimum bant genişliği sağlayabilmek için karmaşık
kararlar almaktadırlar. Gigabit hızlarındaki ağlarda gerçek zamanlı çalışmayı sağlamak için bu karmaşık karar
mekanizmalarının çok yüksek hızlarda çalışması gereklidir. Bu sebeple, yüksek hızlı ağlarda çalışabilen hizmet kalitesi
çizelgeleyicilerin tasarımı akademik ve endüstriyel araştırma problemi haline gelmiştir.
Çizelgeleyicilerin yüksek hat hızlarında çalışabilmesi için sınıflandırma, adres bulma, başlık (header) güncelleme gibi
paket işleme faaliyetleri ancak donanım üzerinde, gömülü sistemler kullanılarak yapılabilmektedir. Paket
tamponlama (buffering) ve tampon bellek yönetimi gibi gereksinimler, çizelgeleyicilerin donanımsal tasarımının
önemini daha da artırmıştır. Hizmet kalitesi çizelgeleyiciler alanındaki pek çok akademik çalışma, çizelgeleme
algoritmalarının analitik incelenmesi ve bilgisayar benzetimiyle sınırlı kalmaktadır. Gömülü sistemlere özgü limitlerle
yüzleşmek ve gömülü sistemlerin sunduğu avantajları görebilmek amacıyla bu çizelgeleyicilerin donanımsal
gerçeklemesinin yapılması gereklidir.
Çalışmamızda yüksek hızlı internet ağları için yazılım ve donanım tasarımı tamamen bize ait olan hizmet kalitesi
çizelgeleyiciler tasarlamak ve donanımsal gerçeklemelerini yapmak amaçlanmıştır. Bu çalışmada, bir yüksek hızlı ağ
test ortamı oluşturulmuş, bu test ortamında çeşitli hizmet kalitesi çizelgeleyiciler tasarlanmış, FPGA tabanlı gömülü
sistem üzerinde gerçeklenmiş ve başarımları karşılaştırılmıştır.
Öncelikle, çizelgeleyicilerin üzerinde çalışacağı FPGA’li hat kartları (network line cards) ve bu kartların haberleşmesi
için bir anakart donanımsal olarak tasarlanarak bir “yüksek hızlı ağ test ortamı” oluşturulmuştur. Kart tasarımı ve
baskı devre tasarımı bu proje kapsamında gerçekleştirilmiştir. Daha sonra, çizelgeleyicilerin testlerinde kullanmak
üzere, FPGA üzerinde Poisson dağılımında rastgele (random) IP trafiği üreten bir tasarım yapılmıştır. Donanım
üzerinde 1.7 Gbps rastgele IP paket trafiği oluşturularak fiberoptik kanala aktarılmıştır. Oluşturulan paketlerin
boyutları değişken ve gerçek internet ağlarında dolaşan paketlerle aynı boyutlardadır.
5 farklı hizmet kalitesi çizelgeleyici algoritması donanım üzerinde tasarlanmış ve hazırlanan yüksek hızlı ağ test
ortamında gerçeklenmiştir. Bu algoritmalardan 4 tanesi literatürde yer alan algoritmalardır. Bu algoritmalara ek
olarak, kendi oluşturduğumuz yeni bir algoritma da donanım üzerinde gerçeklenmiştir. Bu yeni algoritma farklı
paketlere değişik önceliklerde hizmet verirken düşük öncelikli paketlerin sistemde çok uzun süreler beklemesini
(starvation) engellemeye yöneliktir. Çizelgeleyicilerin gerçeklenmesinde gömülü sistem odaklı tasarım yapılmış ve bu
sayede yüksek hızlara ulaşılmıştır.
Gerçeklenen çizelgeleyiciler için paket istatistikleri toplanmış, ortalama paket gecikmesi, maksimum paket gecikmesi
gibi değerler donanım üzerinde hesaplanmıştır. Çizelgeleyicilerin başarımları karşılaştırılmıştır.
Bu çalışma, Orta Doğu Teknik Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü’nde yürütülmekte olan “Yüksek
Hızlı Ağlar İçin Zamanlama ve Anahtarlama Mimarilerinin Tasarımı ve Donanımsal Gerçeklenmesi” başlıklı doktora
tezinin bir parçasıdır.
G ö m S i s 2 0 0 8
25
G ö m S i s 2 0 0 8
26
Sayısal Görüntüye Veri Gömmek Ve Ayrıştırmak İçin FPGA Tabanlı Donanım
Modülü Tasarımı
İsmail ERCAN, İbrahim ŞAHİN, Serdar KIRIŞOĞLU
Düzce Üniversitesi, Teknik Eğitim Fakültesi, Elektronik ve Bilgisayar Eğitimi Bölümü, Düzce
Özet
Eski bir veri gizleme sanatı olan Steganografi tekniğinin LSB yani Low Significiant Bit metodunun gerçekleştirilmesi
için özel FPGA modül tasarımı.
LSB metodu resimlerin RGB modundaki halinde, pixel değerlerinin son bitleri yani en anlamsız bitlerinin, gizlenecek
olan verinin ham hali yani bitlerle ifade edilmiş olan halinin sırası ile yada sırasız bir şekilde yer değiştirmesi ile
gerçekleştirilir. Bu gibi işlemlerin programlarla yapılırken karşılaşacağımız yavaşlık ve işlem kalabalığı yüzünden
bilgisayarın işlemcisinin yükünü azaltmak ve saldırıya açık programlardan izole etmek amacıyla bu veri gizleme
işleminin FPGA modülü üzerinde gerçekleştirilmesi amaçlanmıştır.
Ayrıca işlemlerin daha kolay anlaşılabilmesi ve veri gizlemeden sonraki sonuçları rahat görebilmek amacıyla program
Matlabın Gui’sinde simüle edilmiştir.
G ö m S i s 2 0 0 8
27
G ö m S i s 2 0 0 8
28
Enerji Kalitesi Bozucularının Belirlenmesi ve Sınıflandırılması İçin Gömülü
Sistem Uygulaması
Semavi AKIN, Doğan Gökhan ECE, Ömer Nezih GEREK
Anadolu Üniversitesi, Mühendislik Mimarlık Fakültesi, Elektrik-Elektronik Müh. Bölümü, Eskişehir
[email protected], [email protected], [email protected]
Özet
Bu çalışmada düşük maliyetli bir sistem kullanılarak enerji sistemlerindeki gerilim sinyalleri üzerinde çeşitli nedenlerle
oluşan gerilim düşmeleri ile ani ark hatası gibi yüksek frekans bileşenleri oluşturan anlık geçici olayların belirlenmesi
ve sınıflandırılması amaçlanmaktadır. Söz konusu belirleme ve sınıflandırma işlemi gerilim dalga şeklinin yüksek
dereceli istatistiksel parametrelerinin ve ikincil (quadratic) sınıflandırıcıların kullanılması ile yapılmaktadır. Bu sayede
özellikle ark olayları nedeniyle alçak gerilim seviyelerindeki elektrik enerjisi kullanımında ortaya çıkan elektriksel
kablo yangınları gibi istenmeyen durumların pratik bir şekilde önlenmesi mümkün olacaktır.
Normal çalışma durumunda 50Hz salınım gösteren sinyal herhangi bir enerji kalitesini bozucu olay olması durumunda
yüksek frekans bileşenleri içermektedir. Bu bileşenlerin tespiti için, öncelikle gelen sinyalin 50Hz’lik ana bileşeni
filtrelenerek giderilmektedir. Filtrelenen sinyalin dördüncü dereceye kadar olan yüksek seviyeli parametreleri
varyans, savrukluk(skewness) ve kayıklık(kurtosis ) değerleri hesaplanır ve belirlenen eşik değer ile karşılaştırılarak
enerji kalitesi bozucu olayın olup olmadığı tespit edilir. Olayın tespit edilmesi sonrası yüksek istatistiksel
parametrelerin lokal maksimum ve minimum değerleri bulunarak altı elemanlı olay vektörü oluşturulur. Olay vektörü
ve çok sayıda gerilim düşmesi ve ark hatası yapılarak oluşturulan ikincil sınıflandırıcı kullanılarak sınıflandırma işlemi
yapılır.
G ö m S i s 2 0 0 8
29
G ö m S i s 2 0 0 8
30
RFID İçin Yazılım ve Donanım Geliştirme
İbrahim KORANA 1, Vahit TONGUR 2, Şirzat KAHRAMANLI 1 1 Selçuk Üniversitesi, Bilgisayar Mühendisliği Bölümü, Konya 2 Selçuk Üniversitesi, Bozkır MYO, Konya
[email protected], [email protected], [email protected]
Özet
Selçuk Üniversitesi Bilgisayar Mühendisliği Bölümünde 125Khz RFID (Radio Ferquency Identification) kartlar için 1 ile
10 cm arasındaki bir mesafede çalışan orijinal bir RFID sistemi tasarlanmıştır. Bu sistemin Okuyucu/Yazıcı kısmı gerek
boyut, gerek maliyet gerekse de enerji tüketimi açısından var olan sistemlere nazaran çok avantajlı bir durumdadır.
Bu ise bu tür sistemlerin üretilmesi için kullanılması gereken malzemeler açısından ülkemizin halen dışa olan
bağlılığını çok büyük bir oranda azaltılacaktır. Örneğin halen ülkemizde değişik firmalar tarafından üretilmekte olan
Okuyucu/Yazıcı birimlerin 10 taneyi bulan fonksiyonel bileşenleri yurt dışından getirilmektedir. Bizim projede ise
yalnız RFID kartları ve mikroişlemciyi yurt dışından getirme ihtiyacı vardır.
Bu projede bizim esas ideolojimiz donanım/yazılım ikilemi prensibinden yararlanarak mikroişlemci ve RFID kartlar
hariç gerekli olan bütün entegre devrelerin görevlerini program yolu ile gerçekleştirmektir. Bunları yaparken değişik
uygulama alanları için gereken performansları da hesaplayarak hız düşüşünden dolayı çıkabilecek problemlerin
önlenmesi çalışmalarını da yapmakta devam etmekteyiz. Zira ATMEGA ailesinden olan mikrokontrollörlerin
mimarisinde bulunan karşılaştırıcı, yakalama, PWM ve ADC gibi değişik fonksiyonel birimler bu tür önlemeler için
geniş imkanlar sunmaktadır. Entegre devrelerin yerine onların fonksiyonel eşdeğerleri olan program modüllerinin
kullanılması devrenin enerji tüketimini de önemli bir ölçüde azaltma imkanı sağlamıştır. Bu ise hareketli sistemlerde
kullanılması kaçınılmaz olan pillerin kullanım süresini artırmakta ve maliyetini önemli bir ölçüde azaltmaktadır.
Yapmış olduğumuz deneyler ve gerçek uygulamalar bu projenin gerçekçi olduğunu kanıtlamıştır. Örneğin tasarlamış
olduğumuz RIFD sistemin Antalya’da bulunan birçok otelde otel otomasyonu ve Selçuk üniversitesi Diş Hekimliği
fakültesinde hastane otomasyonu çerçevesinde kullanılması bu sistemlerin her bir ortamda (nemli ve kuru hava
ortamlarında) sorunsuz olarak çalışmakta olduğunu göstermektedir.
G ö m S i s 2 0 0 8
31
G ö m S i s 2 0 0 8
32
Üç Fazlı Asenkron Motorun FPGA Tabanlı Modellenmesi ve Döngüde Donanımsal
Benzetim Tekniği ile Sürücü Sistemlerinin Gerçek Zamanlı Test Edilmesi
Erkan DUMAN, Hayrettin CAN, Erhan AKIN
Fırat Üniversitesi, Bilgisayar Mühendisliği Bölümü, Elazığ
[email protected], [email protected], [email protected]
Özet
Bu tez çalışmasında gömülü kontrol sistemlerinin test aşamasında kullanılan Döngüde Donanımsal Benzetim(DDB)
tekniği (İngilizce literatürde Hardware-in-the-loop Simulation), bileşenleri ile birlikte incelenmiş, üzerinde
geliştirmeler ve iyileştirmeler yapılmış ve bir elektrik makinasının sürücü sisteminin değişik çalışma koşulları altındaki
performansını gözlemlemek ve güvenilir hale getirmek için kullanılmıştır. DDB tekniği, gerçek gömülü kontrol
sistemlerinin gerçek hayatta çalışacakları sistemler yerine benzetilmiş sistemler üzerinde gerçek zamanlı olarak test
edilmesi için geliştirilmiş bir yaklaşımdır. Bu sayede DDB ile bir gömülü kontrol sisteminin değişik koşullarda ve
çalışma şartları altında test edilmesi mümkün hale gelir. M.A.Sanvido’nun “Döngüde Donanımsal Benzetim Çatısı”
başlıklı tezi 2002 yılında önerilmiştir ve DDB tekniğinin literatürdeki ilk sunumlarından biridir. M.A.Sanvido, prototip
bir helikopterin ve prototip bir hidroelektrik santralinin kontrolünde kullanılmak istenen gömülü kontrol sistemlerini,
DDB tekniği ile geliştirmiş ve bu geliştirdiği denetleyicileri gerçek prototipler üzerinde test ettiğinde benzetim
ortamındaki sonuçlar ile örtüşen başarılı sonuçlar elde etmiştir.
Sahada Programlanabilir Kapı Dizileri(SPKD); dijital fonksiyonların donanımsal gerçekleştirilmesi için kullanılan
teknolojiye verilen isimdir ve İngilizce kaynaklarda Field Programmable Gate Array(FPGA) olarak yer almaktadır. İlk
başlarda bu teknoloji kısıtlı kapasitesi nedeniyle sadece dijital giriş/çıkışların yazılım yerine donanımsal
gerçekleştirmesi için kullanılmaktaydı ve beklendiği üzere hız artışı sağlamaktaydı. Günümüzde ise bu teknoloji
gösterdiği hızlı gelişimin sonucu olarak birçok alanda farklı amaçlarla rahatça kullanılabilmektedir. Bu tez
çalışmasında ise SPKD teknolojisi, benzetilecek sistemin modelinin donanımsal gerçekleştirilmesi için kullanılmıştır.
Bu tez çalışmasındaki temel amaç; DDB tekniği kullanılarak test edilmesi güvenlik açısından riskli ve maliyet açısından
pahalı gömülü kontrol sistemleri için güvenilir deneysel bir benzetim ortamı oluşturmaktır. Bu benzetim ortamı ile
gömülü kontrol sistemleri pratik bir şekilde test edilebilmektedir. Geliştirilen bu benzetim ortamının performansı,
elektrik makineleri alanındaki bir kontrol uygulaması ile analiz edilmektedir. Laboratuar ortamında gerçekleştirmesi
zor olan elektrik makineleri sürücü sistemlerinin geliştirilmesine ve test edilmesine yönelik bir DDB ortamı
gerçekleştirilmektedir. Üniversitemizde mevcut olan Elektrik Makineleri Laboratuarı’ndaki gerçek sistemler, bu
benzetim ortamının doğrulama aşamasında kullanılabilmektedir. Ayrıca bu benzetim ortamı, ileride daha farklı
uygulamaların geliştirilmesine ve test edilmesine imkân verecek şekilde modüler bir yapıya sahiptir yani oluşturulan
bu modüler deneysel benzetim ortamı, gömülü kontrol sistemleri geliştirmek üzerine yapılan araştırmaların
uygulama tarafını tamamlayacak önemli bir adım olarak görülebilir. Bu tez ile paralel olarak yürütülen FÜBAP-1249
ve TÜBİTAK-107E083 projelerindeki bütçe ile gereken donanımsal bileşenler temin edilmiştir.
Bu proje kapsamında gerçekleştirilen deneysel benzetim ortamı, gerçek zamanda çalışmakta ve alternatif simülatör
çözümlerine göre çok daha ucuza mal olmaktadır. Klasik benzetim programları ile bir gömülü kontrol sistemini tam
anlamıyla test etmek mümkün değildir. Bu yaklaşım ile yapılan test süreci aslında sadece kontrol algoritmasının off-
line denenmesidir ki; genelde gömülü yazılımın %30’u kontrol algoritmasından ibarettir. Bunun yerine Döngüde
Donanımsal Benzetim tarzı on-line teste izin veren yaklaşımlar kullanmak gerekir. Bu projede geliştirdiğimiz DDB
ortamı, FPGA ile yapılan komple sistem modelleme sayesinde literatürde yer alan önceki çalışmalardan daha kısa
çevrim zamanına sahiptir. Yapılan çalışmada üç fazlı asenkron motorun gerçek zamanlı modellenmesinde çevrim
G ö m S i s 2 0 0 8
33
süresi 2µs’nin altındadır. Bu sayede elde edilen test sonuçları, referans alınan simülasyon sonuçları ile
örtüşmektedir.
Projede oluşturulan benzetim ortamı modüler olduğundan aslında farklı model ve sistemlerin test için
benzetilmesinde de kullanılabilir. Bu projedeki modeli gerçekleştirilirken yakalanan işlem hızı ve dolayısıyla çevrim
zamanı bir çok farklı alandaki farklı model için de yeterlidir. Ayrıca kullanılan FPGA entegresinin %40’a yakın bir
kapasitesi de kullanılmamıştır. Bu da aslında matematiksel modeli daha da karmaşık olabilecek sistem
benzetimlerinin de bu yaklaşım ile gerçekleştirilebileceği anlamına gelmektedir.
G ö m S i s 2 0 0 8
34
G ö m S i s 2 0 0 8
35
FPGA Üzerinde SelCPU İşlemcisi İle System-On-Chip Uygulaması
Selçuk BAŞAK
SelSistem Bilgi ve İletişim Teknolojileri, İstanbul
Özet
Bu çalışmada, FPGA (Sahada Programlanabilir Kapı Dizileri) üzerinde, SelCPU işlemcisini ve temel çevre birimleri ile
bir bilgisayar sisteminin system-on-chip uygulaması olarak gerçeklenmesi yapılmıştır.
Sistemin tasarımı Verilog ile Xilinx ISE Foundation kullanılarak, uygulaması Xilinx Spartan3E FPGA Starter Kit üzerinde
yapılmıştır. System-On-Chip uygulaması için Xilinx Spartan 3E FPGA Starter Kit’inde bulunan çevre birimleri (LCD
Panel ,Ledler, P/S2 Keyboard Port ,RS-232 ,VGA ve tuşlar) direk olarak FPGA pinleri ile sürülecek şekildedir. Bu çevre
birimleri için FPGA üzerinde denetleyiciler ve arayüzler tasarlanmıştır. Ayrıca daisy-chain interrupt denetleyicisi ve
timer modülleri de FPGA içerisinde gerçeklenmiştir. Sistem de RAM ve ROM olarak FPGA de bulunan Block
RAM/ROM kaynakları kullanılmıştır. Açılış ROM’unda olarak sistemin çevre birimlerine temel hizmetleri verecek bir
BIOS yazılımı yüklüdür. Sistem üzerinde çalışacak programlar “SelCPU Assembly Cross Compiler” derlenip, FPGA
konfigürasyonu ile ROM’a yüklenebileceği gibi, çalışma zamanında BIOS desteği ile RS/232 arayüzü ile
aktarılabilmektedir.
VGA çıkışı 640x480 çözünürlüktedir. Video buffer olarak FPGA kaynakları kısıtlı olduğundan ekram çıktısı olarak
karakter modu oluşturulmuştur. Kullanılan karakter font u ile 30 satır ve 80 satırdan oluşan bir ekran karakter ve renk
bilgisi için buffer kullanılmıştır. Karakter jeneratörü ile ekran görüntülenmesi sağlanmıştır.
LCD panel ile FPGA 4 bit arayüz ile bağlıdır. LCD panel kullanımı FSM (Sonlu Durum Makinesi) ile buffer üzerinden
basılacak şekilde tasarlanmıştır. Böylece çok sade bir donanım arayüzü ile buffer hafıza adresine yazılan bilgi, LCD
arayüzü ile LCD panele aktarılır.
PS/2 Klavye arayüzü, basılan tuşun scan kodunun yanında, FPGA üzerinde karakter dönüşümünü Türkçe olarak
büyük/küçük harf ve shift tuşlarına göre yaparak karakter bufferına yazar. Böylece BIOS yazılımında Türkçe karakter
dönüşümü yapmaya gerek kalmaz.
Sistemde donanım - yazılım arayüzü mümkün olduğunca sade şekilde tasarlanmıştır.
G ö m S i s 2 0 0 8
36
G ö m S i s 2 0 0 8
37
Mikrokontrolör İle CF Bellekli MP3 Kod Çözücü Tasarımı
Yalçın EZGİNCİ, Ali ALİOĞLU
Selçuk Üniversitesi, Fen Bilimleri Enstitüsü, Konya
Özet
CD kalitesine yakın dinleme ve yüksek sıkıştırma oranı ile MP3 formatı, dijital ses uygulamalarında sıkça
kullanılmaktadır. Müzik ve ses dosyalarının saklanmasında ve özellikle taşınabilir cihazlar için kullanışlıdır. Ayrıca
düşük bant genişliği sağlaması nedeniyle dosyaların internet üzerinden dağıtımında üstünlük sağlar. Analog sesi
dijitalle dönüştürüp MP3 standardı ile sıkıştırmak, bellek kapasitesinde yaklaşık 1/12 oranında bir düşme sağlar. Bu
avantajı değerlendirmek üzere bu projede bir CF bellek birimine depolanmış MP3 formatındaki dosyaların bir mikro
denetleyici kullanarak verilerin alınması ve daha sonra MP3 kod çözücüsüne gönderilerek çözülmesi ve bir yükselteç
ile analog ses sinyalinin elde edilmesi gerçekleştirilmiştir.
G ö m S i s 2 0 0 8
38
G ö m S i s 2 0 0 8
39
Genel Amaçlı, Pipeline RISC Mimarili İşlemcinin VHDL Dili İle Tasarımı ve FPGA
Üzerinde Gerçeklenmesi: İvme İşlemcisi
M. Ali ULUCAN, Özkan AKIN
Ege Üniversitesi, Mühendislik Fakültesi, Elektrik Elektronik Mühendisliği Bölümü, İzmir
Özet
Bu çalışmada, genel mimarisi “Logic and Computer Design Fundamentals, Second Edition, Updated “M. Morris Mano,
Charles R. Kime”, Prentice Hall, 2000” adlı kitaptan alınarak geliştirilen pipeline RISC mimarili bir işlemcinin
tasarlanması ve bu tasarımın FPGA (Sahada Programlanabilir Kapı Dizileri) içine gömülerek gerçeklemesi ve işlemcinin
kullanıcıya gösterilmek istenen içeriklerini görüntüleyen VGA kontrolü yapılmıştır.
Bilgisayar Mimarisi gibi derslerde, işlenen konuların yalnızca teorik bilgisinin anlatılması, öğrencilerin konuyu
anlamasını zorlaştırmaktadır. Günümüzde, her alanda karşımıza çıkan bilgisayarların, mimarisinin ve genel işleyişinin
bilinerek çalışılması verimliliği artırabilir. Konuların daha iyi anlaşılması ve öğrencilerin bu derslere motivasyonlarının
artırılması için makale yazarları donanımsal çalışmaların bir çözüm olabileceğinden bahsetmektedirler.
İvme İşlemcisi; 32 bit veriyollu, 32 bit, genel amaçlı bir işlemcidir. Mimarisi, kısıtlı komut kümesini verimli şekilde
yürüten RISC mimaridir. Seçilen mimari, işlemci mimarisi eğitiminde kullanılabilecek, öğrencilerin kolayca
anlayabileceği bir mimaridir. Bu mimaride yeni komut eklemek kolay değildir ancak mevcut komut kümesi hızlı
işletilebilir. İşlemci, önceden belirlenmiş 32 komutu yürütebilmektedir. İşlemcide; 32 bitlik 32 yazmaç, 31 bit barrel
kaydırıcı, donanımsal çarpma işlemi bulunmaktadır. İşlemciye paralellik katmak için pipeline tekniği kullanılmıştır. 4
bölüm pipeline, işlemcinin maksimum çalışma frekansını 59 Mhz’e çıkarmıştır.
İşlemci, VHDL dilinde tasarlanmıştır. Derleyici olarak Xilinx ISE 9.2i programı kullanılmıştır. Tasarım, hem bilgisayar
üzerinde simülasyon bazında hem de FPGA’ya gömülerek fiziksel olarak çalıştırılabilir. Bu özelliği ile İvme İşlemcisi,
temel bilgisayar mimarisi eğitiminde kullanılabilir. Simülasyon benzetimleri Modelsim XE programı ile alınmıştır.
Donanımsal çalışma Spartan 3E kitindeki FPGA kullanılarak yapılmıştır. Fiziksel işlemcinin doğru çalıştığını denetlemek
ve işlemci içeriklerinden bir kısmını gözlemek için bir VGA kontrolü yapılarak, ilgili değerler bir monitörde
görüntülenmiştir.
G ö m S i s 2 0 0 8
40
G ö m S i s 2 0 0 8
41
Genel Amaçlı, CISC ve Von Neuman Mimarili İşlemcinin VHDL Dili İle Tasarımı ve
FPGA Üzerinde Gerçeklenmesi
Ümit TARHAN, Erman SELİM, Emre AYANOĞLU, İbrahim KURU, Nihat Erdi SAMARAZ, Özkan AKIN
Ege Üniversitesi, Mühendislik Fakültesi, Elektrik Elektronik Mühendisliği Bölümü, İzmir
Özet
Bu çalışmada, “Logic and Computer Design Fundamentals,; M.Morris Mano, Charles Kime; Prentice Hall 2nd Edition,
2000” isimli kitap temel alınarak, 16 bitlik veri yoluna sahip memory to register, register to memory, register to
register veri transferlerini gerçekleştirebilen 8’i ACC olmak üzere 16 yazmaçlı yazmaç ünitesine sahip CISC ve Von
Neumann mimarisine sahip 8 ayrı adresleme modunda 45 değişik komutu koşturabilen işlemci tasarlanmıştır.
Tasarım Xilinx Webpack programında VHDL tabanlı olarak yapılmış, Spartan 3E FPGA borda gömülmüş ve işlemcinin
kontrol/haberleşme üniteleri olarak klavye, LCD, VGA ve RS-232 modülleri , işlemciye eklenmiştir.
Bir bilgisayarın en önemli parçası işlemcidir. Kısaca CPU (Central Processing Unit / Merkezi İşlem Birimi) olarak anılan
işlemciler, adından da anlaşılacağı üzere bir bilgisayardaki işlemleri sayısal olarak yürüten ve sonuçları gerekli yerlere
gönderen elemanlardır. Bu sayı grupları üzerinde işlem yapmak için, işlemci içerisinde, bir takım komut listelerinden
ibaret programlar mevcuttur. Bu komutlar işlemciye iki sayının çıkarılması, toplanması yönünde emir verebildiği gibi
klavyeden girilen tercihlere göre bir takım komut satırını atlayıp (şartlı dallanma - conditional branch) diğer komut
satırlarını icra etmeye devam edebilir. Temel olarak, mikroişlemcinin yaptığı iş, bitler üzerinde işlem yapmak üzere
komutları çalıştırmaktır.
G ö m S i s 2 0 0 8
42
G ö m S i s 2 0 0 8
43
ITUcam, FPGA Tabanlı Görüntü Yakalama ve İşleme Kartı Gerçeklemesi
Ramazan YENİÇERİ, Abdullah USTA, Müştak E. YALÇIN
İstanbul Teknik Üniversitesi, Elektrik ve Elektronik Fakültesi, Elektronik ve Haberleşme Mühendisliği Bölümü, İstanbul
[email protected], [email protected], [email protected]
Özet
Bu bildiri gri seviye durağan görüntü yakalayan ve bu giriş görüntüsü üzerinde temel görüntü işleme
algoritmalarından bir kısmını gerçekleştiren donanım bloklarına sahip sahada programlanabilir kapı dizisi (FPGA)
tabanlı bir akademik geliştirme sistemini tanıtır. Sistemin asıl giriş bloğu, 48 pinli görüntü sensörünü barındıran harici
bir kart olarak tasarlanmış ve gerçeklenmiş, ayrıca yardımcı giriş bloğu olarak bilgisayardan seri port üzerinden
görüntü alabilen bir yapı tasarlanmıştır. Sistem giriş görüntüsü üzerinde histogram eşitleme ve iki boyutlu
konvolüsyon işlemlerini salt donanımsal olarak gerçekleyebilmektedir. Sisteme ait tüm lojik bloklar Verilog dili ile
tanımlanmış ve bir tek FPGA tümdevresi üzerinde gerçeklenmiştir. Sistemin ürettiği işlenmiş çıkış görüntüsü seri port
üzerinden bilgisayara gönderilebilmekte ya da sisteme bağlanan bir VGA monitör üzerinde gösterilebilmektedir. Bu
sistem ile görüntü işleme algoritmalarının sayısal devreler ile gerçeklenmesini ve bu gerçeklemelerin test
edilebilmesini sağlayacak bir geliştirme ortamı sağlanmıştır.
G ö m S i s 2 0 0 8
44
G ö m S i s 2 0 0 8
45
Plaka Yeri Tespiti için Kenar Bulma, Bit Tabanlı Öznitelik Çıkartma ve YSA
Sınıflandırıcısının FPGA Üzerine Uyarlanması
Mehmet Ali ÇAVUŞLU 1, Halis ALTUN 2, Fuat KARAKAYA 2 1 Yvizyon Ltd., Niğde 2 Niğde Üniversitesi, Elektrik Elektronik Mühendisliği Bölümü, Niğde
Özet
Görüntü işlem ve örüntü tanıma problemleri gibi yoğun işlem yükü gerektiren işlevlerin gerçek zamanlı olarak
gömülü sistemler üzerinde uyarlanması yarı-ilekten teknolojilerinde meydana gelen son yıllardaki gelişmeler ile
mümkün olabilmiştir. Bu çalışmada plaka yeri tespit problemi için gömülü sistem alt birimlerinin parelel işlem
yeteneğine sahip Alan Programlanabilir Kapı Dizisi (FPGA) üzerine uyarlanması gerçekleştirilmiştir. Geliştirilen
altbirimler görüntü işlem ve örüntü tanıma uygulamalarında yoğun olarak kullanılmakta olan görüntü işlem ve
sınıflandırıcı altbirimleridir. Bu altbirimler kenar bulma, istatistiksel bit-tabanlı öznitelik çıkarma ve yapay sinir ağı
kullanılarak bir resim üzerinde plaka yerinin belirlenmesi işlevlerini başarı ile gerçekleştirmektedir.
YSA’nın FPGA ile gerçeklenmesinde sabit noktalı sayı ve kayan noktalı sayı formatlarında ve farklı bit uzunluklarında
işlem yapabilen 12 çarpma, 14 toplama ve 2 bölme modülü kullanıldı. Resim üzerinde ilk olarak Sobel süzgeci ile
kenar bulma işlemi uygulandı. Elde edilen işlenmiş imge bit tabanlı öznitelik çıkartma amacı ile işlenerek elde edilen
öznitelikler YSA giriş olarak sunuldu. YSA eğitiminde toplam 498 örnek kullanılmıştır. Bu örneklerin yarısı plaka içeren
pozitif örnek diğer yarısı da plaka içermeyen negatif örnek olacak şekilde ayarlanmıştır. YSA donanım üzerinde
gerçeklenmesinde paralel bir yapı kullanılmıştır. Ayrıca farklı sayı formatlarında yapılan uygulamalar sabit nokta sayı
formatında işlem yapılması durumunda FPGA kaynaklarının kullanımında çok ciddi bir kazanım elde edilir iken, YSA
sınıflandırıcısının eğitim başarımında ihmal edilebilecek oranda bir bozulma oluştuğunu göstermektedir.
Yapılacak sunumda bilgisayar üzerinden FPGA’ya gönderilen imgeler yukarıdaki işlem aşamalarından geçirilerek
donanım üzerinde plaka yeri bulma uygulaması gerçekleştirilecektir.
G ö m S i s 2 0 0 8
46
G ö m S i s 2 0 0 8
47
Gömülü Sistemler İçin Düşük Güç Tüketimli İşlemci Tasarımı
Muhammet M. KAYA, Uğur ÇAM
Dokuz Eylül Üniversitesi, Mühendislik Fakültesi, Elektrik Elektronik Mühendisliği Bölümü, İzmir
Özet
Gömülü sistemler, giderek artan kullanımlarıyla beraber belli bir sisteme has işlevleri yapabilecek biçimde
tasarlanmış ve bu görevleri yerine getirebilecek şekilde programlanmış aygıtlardır. Belirli bir amaca yönelik olarak
tasarlandıkları için, boyutları küçük, maliyetleri ve güç tüketimleri azdır. Taşınabilir müzik çalarlardan uzay araçlarına
kadar hemen hemen bütün alanlarda gömülü sistem uygulamaları karşılaşabilirsiniz.
Taşınabilir aygıtlarda güç tüketimini azaltmak, ortaya çıkan ısı miktarını azaltırken batarya ömrünü de
arttırmaktadır.Bu amaçla, sistem içerisindeki aktif olmayan fonksiyonlara giden saat darbelerini pasif duruma getirme
işlemi olarak bilinen Saat Darbesi Anahtarlama (Clock Gating) tekniği kullanılarak gömülü işlemcilerin normal
durumdan daha az güç tüketmesi sağlanabilir.Diğer bir performans kriteri de işlemcinin daha hızlı çalışmasını
sağlayan ve temel prensibi, komutların farklı basamaklarının aynı anda yapılarak birim zamanda işlenen komut
sayısını arttırma olan boru hattı(pipeline) mekanizmasıdır.
Bu çalışmada, Azaltılmış Komut Seti Bilgisayarı mimarisi baz alınarak, yukarıda belirttiğimiz özellikleri de destekleyenk
16-bitlik bir işlemci tasarlanmıştır.İşlemci, birbirinden bağımsız bir biçimde çalışabilecek beş ayrı kısımdan
oluşmaktadır.Komut Getirme(Instruction Fetch), Komut Çözme(Instruction Decode), İşleme (Execute),
Hafıza(Memory), ve Geri Yazıcı(Write Back) olarak bilinen bu kısımlar yazmaçlar ile birbirinden
ayrılmışlardır.Yazmaçlar, her bir saat darbesinin yükselen kenarında, girişlerindeki veriyi çıkışa aktarırken diğer
zamanlarda girişle çıkış arasında set görevi görürler.Bu şekilde işlemciyi oluşturan kısımların birbirinden bağımsız
olarak çalışması sağlanmaktadır.
İşlemcinin tüm birimleri VHDL dili kullanılarak tasarlanmış olup editör ve sentez programı olarak Xilinx Integrated
Software Environment kullanılmıştır.VHDL dili kullanılarak oluşturulmuş işlemci kodunun Modelsim programı ile
benzetimi yapılmış sonrasında da Xilinx ISE programı ile sentez edilerek gerekli FPGA konfigürasyon dosyası
oluşturulmuş ve dosya Xilinx Spartan 3e kartına yüklenerek doğrulama aşamasına geçilmiştir.Bu aşamada benzetim
sırasında kullanılan bellek(ROM) dosyası tekrar kullanılmış, saat darbesi, butona basılarak oluşturulmuş Aritmetik
Mantık Birimi(ALU) çıkışı da kart üzerindeki ledlere atanarak bellek dosyasındaki komuda göre ledler kontrol edilerek
işlemcinin istenildiği gibi çalıştığı teyid edilmiştir..
Bu çalışmayla işlemci tasarımı, güç yönetimi ve FPGA uygulamaları hakkında bilgi ve beceri kazanılmıştır.Yukarıdaki
çalışmayla beraber yürütülen FPGA uygulama geliştirme kart tasarımı devam etmekte olup bu kart ile ilerideki
uygulamalar için altyapı desteği verebilmek amaçlanmaktadır.
G ö m S i s 2 0 0 8
48
G ö m S i s 2 0 0 8
49
Yapay Sinir Ağı Eğitiminin IEEE 754 Kayan Noktalı Sayı Formatı İle FPGA Tabanlı
Gerçeklenmesi
Mehmet Ali ÇAVUŞLU 1, Cihan KARAKUZU 2, Suhap ŞAHİN 3, Fuat KARAKAYA 1 1 Niğde Üniversitesi, Elektrik-Elektronik Mühendisligi Bölümü, Niğde 2 Kocaeli Üniversitesi, Elektronik ve Haberleşme Mühendisliği Bölümü, Kocaeli 3 Kocaeli Üniversitesi, Bilgisayar Mühendisliği Bölümü, Kocaeli
[email protected], [email protected], [email protected], fkarakayigde.edu.tr
Özet
Bu bildiride, ileri beslemeli iki katmanlı bir Yapay Sinir Ağı(YSA)’nın geriye yayılım ile eğitiminin FPGA (Field
Programmable Gate Array) üzerinde gerçeklenmesi ÖZEL-VEYA problemi baz alınarak anlatılmıştır. Çalışmada, YSA
eğitim işlemlerinin (Çok Katmanlı Alıgılayıcı(ÇKA) ve Geriye Yayılım(GY)) FPGA üzerinde paralel gerçeklenmesi
özellikle sağlanmıştır. Eğitimin gerçeklenmesinde Xilinx FPGA ailesine ait 2vp30fg676-7 yongası kullanılmıştır. Çalışma
sonucunda az yer kaplayan ve çıkışta elde edilen hata değerinin önemsenmeyecek kadar küçük olduğu bir eğitim
gerçeklenmiştir.
G ö m S i s 2 0 0 8
50
G ö m S i s 2 0 0 8
51
Kodsıfır Mikroçekirdeği
Bahadır BALBAN
B Labs Ltd.
Özet
Kodsıfır, gömülü sistemler için geliştirilmiş yeni bir mikroçekirdektir. L4 mikroçekirdek mimarisinden esinlenerek
tasarlanmış olup, daha üst seviyede yeni bir işletim sisteminin geliştirilmesi ya da koşturulması için uygun,
sadeleştirilmiş bir programlama arayüzüne sahiptir. Buna ek olarak mikroçekirdek dışında çalışmak üzere geliştirilmiş
olan sistem görevleri içerir. Bu görevler hafıza yönetimi ve sanal dosya sistemi gibi özellikleri icra ederek, POSIX'e
yakın bir arayüz ile uygulamaların kullanıma sunar. Kodsıfır'ın gömülü sistemler için önem taşıyabilecek temel özelliği
birden fazla işletim sistemi ya da uygulama alanının aynı hafıza ve işlemciyi müşterek kullanabilmesine fırsat vermesi,
buna ek olarak kullanıcı uygulamalarının bu sistem arayüzlerinin bir veya birkaçını aynı çalışma zamanı içinde
kullanmasına olanak sağlamasıdır. Kodsıfır projesinin amacı gerçek zamanlı çalışabilen, yüksek kararlılığa sahip bir
gömülü işletim sistemi yaratmak ve bundan da öte uygulamalara tek bir arayüz ile sınırlanmamış esnek ve bağımsız
bir sistem yazılımı sunmaktır.
G ö m S i s 2 0 0 8
52
G ö m S i s 2 0 0 8
53
DPT Genel Amaçlı Gömülü Sistem Uygulama Platformu
Engin KARABULUT, Abid Üveys DANIŞ, Çağatay ÇATAL
TÜBİTAK, Marmara Araştırma Merkezi, Bilişim Teknolojileri Enstitüsü, Gebze, Kocaeli
Özet
GÖMSİS Projesi, yüksek hızda çalışan gömülü sistemlerin tasarımını gerçeklemek ve gerekli yazılımı hazırlamak için
gereken alt yapıyı sağlamayı amaç edinmiştir. Proje sonunda bu tür tasarımların nasıl gerçekleneceği konusunda
derinlemesine bilgi kazanımı sağlanmış ve yüksek hızlı bir kartın tasarlanmasında elde edilen bu bilgiler başarı ile
uygulanmıştır. Kartın tasarımına uygun olarak, açık kaynaklı önyükleyici programı olan U-Boot yazılımı uyarlanmıştır.
Benzer şekilde, geliştirilen kartta işletim sistemi çekirdeği olarak açık kaynaklı Linux uyarlanmış ve koşturulabilir hale
getirilmiştir. Kartın önyükleme programı ile sistem yazılımlarını derlemek, hata ayıklamak, Linux çekirdeğini kolaylıkla
uyarlamak ve çekirdek imaj oluşturmak için Eclipse tabanlı tümleşik geliştirme ortamı geliştirilmiştir. Proje
kapsamında geliştirilen uyumlu ekler (plug-in) sayesinde, karta özel Linux çekirdek uyarlaması, çekirdek modül
oluşturulması, dosya sistemi hazırlanması gibi gömülü Linux uygulamalarında ihtiyaç duyulan özellikler Eclipse tabanlı
platform içerisinde toplanmıştır.
Tasarlanan kart üzerinde 1,27 Ghz hızında MPC7457 PowerPC işlemci bulunmakmaktadır. L3 önbelleği 2MB olup
400Mhz’ de çalışmaktadır. MV64460 köprü elemanı ile çevresel arabirimlerine ulaşmaktadır. Köprü elemanı 2 PCI-X
arabirimi içerir. Bir PCI-X arabirimi PMC olarak kullanılırken, diğer PCI-X arabirimi Tsi148 köprüsü ile VME
haberleşmesini gerçeklemektedir. Üzerinde iki adet Gbit ethernet bulunmaktadır. 512 MB DDR SDRAM, 128 MB
strata flash ile USB 2.0 Host arabirimi içermektedir. Donanımın tasarımı boyunca senkron ve kaynağından senkron
bus arabirimlerinin analizi gerçeklenmiş, kartın tasarımında PCB çizim aracına kısıtlama olarak girilmiştir. Kart 16 katlı
ve ortada yüksek frekans decoupling için gömülü kapasite teknolojisiyle üretilmiştir.
Önyükleyici programı olarak açık kaynaklı u-boot projesinin kodları kullanılarak karta uygun hale getirilmiştir.
Hardware Debugger olarak Abatron firmasından bdi2000 ve açık kaynak kodlu eldk4.0 gdb hata ayıklayıcısı
kullanılmıştır. Önce flash daha sonra da ram debugging gerçeklenmiş ve DDR SDRAM’ lere çalışmaları için gerekli ilk
değerleri yüklenmiştir.
Tümleşik Geliştirme Ortamı iş paketi içerisinde; Linux çekirdeğini kolaylıkla uyarlamak, derlemek, çekirdek imaj
oluşturmak, Linux dosya sistemi ve çekirdek modül geliştirmek üzere çeşitli uyumlu ekler geliştirilmiş ve açık kaynaklı
diğer araçlarla Eclipse platformunda tümleştirilmiştir. Proje sonucunda; geliştirilen uyumlu ekler ve açık kaynaklı
uyumlu ekler bir araya getirilerek bir Eclipse ürünü (product) oluşturulmuştur. Ayrıca, açık kaynaklı InstallJammer
yazılımı ile geliştirilen bu ürün için kurulum dosyası hızlıca hazırlanmıştır.
G ö m S i s 2 0 0 8
54
G ö m S i s 2 0 0 8
55
G ö m S i s 2 0 0 8
56