folle to 2014

Download Folle to 2014

Post on 15-Jan-2016

2 views

Category:

Documents

0 download

Embed Size (px)

DESCRIPTION

Folleto 2014

TRANSCRIPT

  • Jos Lenidas Daz Chow Daz - Medrano

    IS 2013

    UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACION

    DEPARTAMENTO DE ARQUITECTURA Y SISTEMAS

    ARQUITECTURA DE MAQUINAS COMPUTADORAS III

    Paralelismo y Arquitecturas Avanzadas Jos L. Daz Chow Abril de 2014

    IS 2014

  • Paralelismo y Arquitecturas Avanzadas Folleto de apoyo para el estudiante

    Elaborado por

    Ing. Jos Daz Chow

    Edicin original: Junio 2000

    ltima Revisin: Abril 2014

    Universidad Nacional de Ingeniera, UNI.

    Managua, Nicaragua.

  • Arquitectura de Mquinas Computadoras III Paralelismo y Arquitecturas Avanzadas

    INDICE DE CONTENIDO

    1 PARALELISMO Y MEJORA DEL RENDIMIENTO ..... 1

    1.1 EVALUACION DEL DESEMPEO .......................................................................... 1

    1.1.1 Medida de rendimiento .......................................................................................... 2 1.1.2 Mtricas de desempeo .......................................................................................... 2 1.1.3 Consideraciones de efectividad-costo .................................................................... 3

    1.1.4 Tcnicas de anlisis de desempeo ........................................................................ 4 1.1.5 Rendimiento: .......................................................................................................... 4 1.1.6 Factores que determinan el tiempo de ejecucin ................................................... 6 1.1.7 Ley de Amdahl ....................................................................................................... 6

    1.1.8 Clculo del tiempo de Ejecucin............................................................................ 8 1.1.9 Mtricas populares de rendimiento ........................................................................ 9

    1.2 REDUCCIN DEL TIEMPO DE EJECUCIN ....................................................... 12

    1.2.1 Reduccin del perodo de reloj. ........................................................................... 12

    1.2.2 Reduccin de la cantidad de instrucciones N. ...................................................... 12 1.2.3 Reduccin del CPI................................................................................................ 13

    1.2.4 Consecuencias de la ley de Amdahl ..................................................................... 13

    1.3 MEJORAS AL SISTEMA DE MEMORIA ............................................................... 15

    1.3.1 Jerarqua de memoria ........................................................................................... 15 1.3.2 Principio de localidad de referencia. .................................................................... 16 1.3.3 Clculo de la aceleracin del rendimiento en la jerarqua de memoria ............... 16

    1.4 MEJORAS AL SISTEMA DE ENTRADA-SALIDA ............................................... 17

    1.4.1 DMA .................................................................................................................... 18

    1.4.2 Procesadores y Canales de E/S ............................................................................ 18

    1.5 INTRODUCCIN AL PARALELISMO ................................................................... 18

    1.5.1 Procesamiento paralelo ........................................................................................ 19 1.5.2 Diferentes mecanismos y tcnicas de mejora del desempeo empleadas ............ 19

    1.6 CLASIFICACIN DE LAS ARQUITECTURAS PARALELAS. ............................ 21

    2 SEGMENTACION ......................................................... 23

    2.1 INTRODUCCION ...................................................................................................... 23

    2.2 RENDIMIENTO DEL PROCESADOR SEGMENTADO ........................................ 26

    2.3 CLASIFICACION DE LOS PROCESADORES ENCAUZADOS. .......................... 27

    2.4 EL PROCESADOR SEGMENTADO DLX .............................................................. 28

    2.5 DIFICULTADES DE LA SEGMENTACION........................................................... 30

    2.6 DEPENDENCIAS ESTRUCTURALES .................................................................... 31

  • Arquitectura de Mquinas Computadoras III Paralelismo y Arquitecturas Avanzadas

    2.6.1 TABLA DE RESERVA DEL DLX .................................................................... 31 2.6.2 RIESGOS ESTRUCTURALES EN EL DLX ..................................................... 32 2.6.3 TABLA DE RESERVA CON DEPENDENCIAS ESTRUCTURALES

    RESUELTAS .................................................................................................................... 34 2.6.4 DATAPATH DEL DLX ...................................................................................... 35

    2.7 DEPENDENCIAS DE DATOS.................................................................................. 36

    2.7.1 TIPOS DE DEPENDENCIAS DE DATOS ........................................................ 36 2.7.2 TRATANDO LAS DEPENDENCIAS DE DATOS EN EL DLX ...................... 37

    2.7.3 RESUMEN DE DEPENDENCIAS DE DATOS EN EL DLX ........................... 40

    2.7.4 DATAPATH DEL DLX CON DEPENDENCIAS DE DATOS RESUELTAS . 42

    2.8 DEPENDENCIAS DE CONTROL ............................................................................ 43

    2.8.1 ADELANTANDO LA DEFINICION DEL SALTO ........................................ 43 2.8.2 DEPENDENCIAS DE DATOS EN BRx TRAS ADELANTAMIENTO A D/L 45 2.8.3 TRATAMIENTO DE LAS LATENCIAS DE CONTROL ............................... 46 2.8.4 DATAPATH DEL DLX CON LAS DEPENDENCIAS DE CONTROL

    RESUELTAS .................................................................................................................... 49

    2.9 EXCEPCIONES ......................................................................................................... 50

    2.9.1 INTRODUCCION ............................................................................................... 50

    2.9.2 EXCEPCIONES EN EL DLX ............................................................................. 50

    2.10 SEGMENTACION NO LINEAL ............................................................................... 52

    2.11 PROCESADORES MULTICICLO ............................................................................ 53

    2.12 PLANIFICACION DE RECURSOS .......................................................................... 54

    3 ARQUITECTURAS SIMD ............................................ 57

    3.1 INTRODUCCIN ...................................................................................................... 57

    3.1.1 Necesidad de procesamiento de Vectores y matrices: ......................................... 57

    3.1.2 Caractersticas y exigencias del procesamiento de Vectores / Matrices .............. 57

    3.2 Tipos de Arquitecturas SIMD ..................................................................................... 58

    3.2.1 Procesadores vectoriales o Vector Processors ..................................................... 58 3.2.2 Procesadores matriciales o Array Processors ....................................................... 59

    3.3 Procesadores vectoriales Encauzados (Vector Processors) ........................................ 59

    3.3.1 Cauces vectoriales ................................................................................................ 59 3.3.2 Maquinas M-M, Memorias entrelazadas y Procesamiento en flujo continuo ...... 59

    3.3.3 Mquinas R-R y Encadenamiento de vectores.................................................... 60

    3.4 Procesadores SIMD (Processor Arrays) ..................................................................... 61

    3.4.1 Procesadores de arreglos de EPs. ......................................................................... 61 3.4.2 Enmascaramiento, limitando la estructura. .......................................................... 62 3.4.3 Importancia de VLSI en las Arquitecturas SIMD. ............................................... 62

  • Arquitectura de Mquinas Computadoras III Paralelismo y Arquitecturas Avanzadas

    3.5 Procesadores Sistlicos ............................................................................................... 62

    3.5.1 Deficiencias de la taxonoma de Flynn. ............................................................... 62 3.5.2 Arreglos sistlicos ................................................................................................ 63

    3.6 Procesadores de Frente de Onda ................................................................................. 64

    3.6.1 Redes sincrnicas vs. redes asncronas ................................................................ 64 3.6.2 WaveFront Array Processor ................................................................................. 64

    3.7 Procesadores Asociativos ........................................................................................... 64

    3.7.1 Procesadores Asociativos ..................................................................................... 64

    3.7.2 Ejemplares ............................................................................................................ 64