Transcript
Page 1: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

IE1204 Digital Design

Aritmetik

Låskretsar, vippor, FSM FSM, VHDL introduktion Asynkron FSM

F1

F3

F5

Ö3

F8

F10

F12

Ö8

F2 Ö1

Ö2

Ö6

F13

F9 Ö5

tentamen

William Sandqvist [email protected]

F4

F6

Booles algebra, Grindar MOS-teknologi, minimering

Ö4

F11

Multiplexor

Ö7

Minnen F14

Kombinatoriska kretsar

F7

Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat! Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!

KK1 LAB1

KK2 LAB2

KK3 LAB3

Page 2: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

Tillståndsmaskiner

William Sandqvist [email protected]

• Moore-automat

• Mealy-automat

Page 3: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.1 Bestäm tillståndsdiagram och tillståndstabell för sekvens-kretsen. Vilken av modellerna Mealy eller Moore passar in på kretsen?

Page 4: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

010

01

01

qqxq

qxqqq

⋅+=

⋅=+

+

Ur kretsschemat kan följande samband ställas upp:

utsignaler

Ingen utgångsavkodare finns utan vippornas tillstånd används direkt. Moore-modellen skall användas.

Page 5: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1 01001 qqxqqxq ⋅+=⋅= ++

Page 6: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1 01001 qqxqqxq ⋅+=⋅= ++

Page 7: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 8: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 9: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 10: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 11: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 12: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 13: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 14: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 15: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Page 16: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.1

Utsignalen är densamma som vippornas tillstånd.

00 01 10 11

Page 17: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.2 Bestäm tillståndsdiagram och tillståndstabell för sekvenskretsen. Vilken av modellerna Mealy eller Moore passar på kretsen?

Page 18: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.2

10011

10010

00

)(

)(

qqxxqqq

qqxxqqq

qxqxU

+⋅=⋅⋅=

⋅+=⋅⋅=

+=⋅=

+

+

Eftersom U beror direkt av x så måste Mealy-modellen användas.

Page 19: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.2

101

100

0

qqxq

qqxq

qxU

+⋅=

⋅+=

+=

+

+

101 qqxq +⋅=+100 qqxq ⋅+=+ ),,(/ 1010 xqqfUqq =++

10qq 10qq

0qxU +=

10qq 10qq

Page 20: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.2

10qq

),,(/ 1010 xqqfUqq =++

Page 21: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

( ÖH 10.4 )

Finns det några stopptillstånd, förlusttillstånd eller isolerade tillstånd i tillståndsdiagrammet till höger? • Stopptillstånd: • Förlusttillstånd: • Isolerade tillstånd:

Page 22: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

( ÖH 10.4 )

Finns det några stopptillstånd, förlusttillstånd eller isolerade tillstånd i tillståndsdiagrammet till höger? • Stopptillstånd: • Förlusttillstånd: • Isolerade tillstånd:

Stopptillstånd

Page 23: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

( ÖH 10.4 )

Finns det några stopptillstånd, förlusttillstånd eller isolerade tillstånd i tillståndsdiagrammet till höger? • Stopptillstånd: • Förlusttillstånd: • Isolerade tillstånd:

Stopptillstånd Förlusttillstånd

Page 24: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

( ÖH 10.4 )

Finns det några stopptillstånd, förlusttillstånd eller isolerade tillstånd i tillståndsdiagrammet till höger? • Stopptillstånd: • Förlusttillstånd: • Isolerade tillstånd:

Stopptillstånd Förlusttillstånd

Isolerat tillstånd

Page 25: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

Page 26: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0

Page 27: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 1

Page 28: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 1 4

Page 29: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 1 4 6

Page 30: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 1 4 6 0

Page 31: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 0 1 4 6 0

Page 32: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 0 1 4 6 0 1

Page 33: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 0 1 4 6 0 1 2

Page 34: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.5 Till höger finns ett tillståndsdiagram för en Moore-automat. (den skall upptäcka dubbeltryckning). En apa råkar få tag i tryckknappen för ingångssignalen i, och trycker enligt tidsdiagrammet nedan. Moore-automaten har vippor som triggas av klockpulsens positiva flank. Antag att man från början står i starttillståndet Z0.

Z0 Z Z Z Z Z Z Z Z Z Z:CPi

0 0 1 4 6 0 1 2 3

Page 35: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.6 Konstruera en Moore-automat som kräver att insignalen är lika med ett ( i = 1 ) under tre på varandra följande klockpulsintervall, för att utsignalen skall bli ett ( u = 1 ). Så fort insignalen blir noll ( i = 0 ) under ett klockpulsintervall skall kretsen återgå till att utsignalen är noll ( u = 0 ). Se tillståndsdiagrammet. Välj Graykod för tillståndskodningen. ( Z0=00, Z1=01, Z2=11, Z3=10 ). Använd AND-OR grindar.

( Kretsen är en säkerhetskrets som skall förhindra ”falsklarm”. Vi kan kalla principen för ”truga kaka” efter den svenska seden att man inte kan tacka nej till en bjuden kaka om den erbjuds tre gånger i rad … )

Page 36: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.6

Från tillståndsdiagram till kodad tillståndstabell:

Page 37: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.6

Page 38: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.7 Konstruera ett sekvensnät som upptäcker när insignalen x har en övergång mellan 1→0 och då signalerar detta med att u = 1 i det nästföljande klockpuls-intervallet för att sedan bli 0 under resten av sekvensen.

a) Rita tillståndsdiagram för en automat av Moore typ för sekvensnätet. b) Tag fram de boolska uttrycken för nästa tillståndsavkodaren och utgångsavkodaren för tre olika tillståndskodning: 1) ”Binärkod” 2) ”Graykod” 3) ”One hot” kod c) Visa hur återställningssignalen NR ansluts till D-vippornas direktverkande PRE och CLR ingångar.

Med en asynkron återställningspuls (NR aktiv låg) skall kretsen kunna ”resettas” så att den bevakar insignalen på nytt.

Page 39: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7

Page 40: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Tillståndskodning Binär:

Page 41: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Tillståndskodning Gray:

Denna gång verkar Binär vara den bättre tillståndskoden.

Page 42: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Tillståndskodning One Hot:

Page 43: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Tillståndskodning One Hot:

Page 44: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Återställningssignaler.

Bin/Gray näten återställs genom att vipporna 0-ställs med CLR ingångarna. One Hot nätet återställs genom att vipporna sätts till ”0001” med CLR och PR ingångarna.

Page 45: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Återställningssignaler.

Bin/Gray näten återställs genom att vipporna 0-ställs med CLR ingångarna. One Hot nätet återställs genom att vipporna sätts till ”0001” med CLR och PR ingångarna.

0

0

Page 46: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.7 Återställningssignaler.

Bin/Gray näten återställs genom att vipporna 0-ställs med CLR ingångarna. One Hot nätet återställs genom att vipporna sätts till ”0001” med CLR och PR ingångarna.

0

0

0

0

0

1

Page 47: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

ÖH 10.8

Konstruera en räknare som räknar {… 1, 2, 3, 4, 5, 6, 1 …}. Räknesekvensen, q2q1q0, är tänkt att visas på en 7-segmentdisplay, som ett tärningskast. a) Ange uttrycken för nästatillståndsavkodaren. b) Komplettera uttrycken med en signal EN som ”fryser” tillståndet för EN = 0 (släppt knapp). Räknaren skall räkna för EN = 1 (nedtryckt knapp). c) Komplettera uttrycken med en signal S6 som när S6 = 1 tvingar räknaren till tillståndet ”6” (fusk-knappen). S6 är överordnad EN.

Page 48: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.8

Vi låter de två oanvända tillstånden Z0 och Z7 för säkerhets skull leda till Z1.

Page 49: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

10.8

Omskrivning med EN (EN=0 → på stället marsch) :

Omskrivning med S6 (S6 = 1 → nästa tillstånd 110) :

)()()'(

)()()'(

)()()'(

000

111

222

qENqENq

qENqENq

qENqENq

⋅+⋅=

⋅+⋅=

⋅+⋅=

++

++

++

6)'(')'(

6)'(')'(

6)'(')'(

00

11

22

Sqq

SqqSqq

⋅=

+=

+=

++

++

++

Page 50: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

1967 var bygget av en elektronisk tärning ett ”advanced project”. Idag är det analogtekniken som är advanced! Bygget av en all-bands-mottagare var ett nybörjarprojekt!

Page 51: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

Figure 8.57. Minimized state diagram for Example 8.6.

S1 0 ⁄

S5 1 ⁄

DN DN

DN

DN

DN

D

D

D

N

N

N

S3 0 ⁄

S2 ⁄ 0

S4 1 ⁄

Page 52: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

Figure 8.86. Elements used in ASM charts.

Output signals or actions

(Moore type)

State name

Condition expression

0 (False) 1 (True)

Conditional outputs or actions (Mealy type)

(a) State box (b) Decision box

(c) Conditional output box

Page 53: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

William Sandqvist [email protected]

Represent the FSM in Figure 8.57 in form of an ASM chart.

BV 8.36

Page 54: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

Page 55: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

10000100

10

dghdhgbefbeeddddgcfcbbea

z

Skriv tillståndstabell.

now next out =i

Två tillstånd kan inte vara ekvivalenta om utsignalerna är olika eller om efterföljande tillstånds utsignaler är olika.

Page 56: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

Grupper med samma utsignal: ),)(,,,,,(1 hcgfedbaP =

10000100

10

dghdhgbefbeeddddgcfcbbea

znow next out

=i Undersök efterföljande tillstånd:

),,,,,(),(),,,,,(),,,,,(),,,,,(),,,,,(),,,d,,(),,,d,,(

),f,,,,(),c(),,,,b,(),,e,,,(

10

10

10

10

10

10

gfebagcggfedafgfdbafgfedaegfdbaegfebadgfebad

gedbabhbgfedaagfdbaa

ii

ii

ii

ii

ii

ii

dhbebe

→→→→→→→→

→→→→

==

==

==

==

==

==

(b, g) bildar egen grupp.

),)(,)(,,,(2 hcgbfedaP =

Page 57: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

10000100

10

dghdhgbefbeeddddgcfcbbea

znow next out

=i),)(,)(,,,(2 hcgbfedaP =

Undersök efterföljande tillstånd:

),(),,,(),(),,,(

),,,(),,,(),(),,,(

10

10

10

10

gffdafgefdae

feadfeadgafdaa

ii

ii

ii

ii

bebe

ddbe

→→→→→→→→

==

==

==

==

(d) bildar en egen grupp.

),)()(,)(,,(3 hcdgbfeaP =

Page 58: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

10000100

10

dghdhgbefbeeddddgcfcbbea

znow next out

=i),)()(,)(,,(3 hcdgbfeaP =

Undersök efterföljande tillstånd:

)(),(),,(),(

10

10

dhfc

→→→→

==

==

ii

ii

gcgeabhb

(b) (g) bildar egna grupper.

),)()()()(,,(4 hcgdbfeaP =

Page 59: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

10000100

10

dghdhgbefbeeddddgcfcbbea

znow next out

=i),)()()()(,,(4 hcgdbfeaP =

45 PP = Klart!

Undersök efterföljande tillstånd:

)()()()(

10

10

dgdg

→→→→

==

==

ii

ii

hhcc

Page 60: IE1204 Digital Design - KTHIE1204 Digital Design Aritmetik Låskretsar, vippor, FSM . FSM, VHDL introduktion . Asynkron FSM . F1 . F3 . F5 . Ö3 . F8 . F10 . F12 . Ö8 . F2 . Ö1

ÖH 10.10 tillståndsminimering

William Sandqvist [email protected]

ggdd

chcbb

afea

⇒⇒

⇒⇒

)()(

),()(

),,(

10000100

10

dghdhgbefbeeddddgcfcbbea

znow next out

00100

10

dcgddddgcacbbaa

zByte av beteckningar =i =i

now next out

a/0 b/0 c/1 d/0 −=i1=i

g/0

1=i

0=i 1=i

0=i1=i0=i 0=i

)],)()()()(,,(4 hcgdbfeaP =


Top Related