deber jarrin

Upload: eddyfa

Post on 15-Jul-2015

116 views

Category:

Documents


0 download

TRANSCRIPT

PIC12F629/675 Ficha de datosDe 8 alfileres, basado en el Destello de 8 bites Microreguladores de CMOS

8-Pin Flash-Based 8-Bit CMOS MicrocontrollerCPU RISC DE ALTO RENDIMIENTO: Slo 35 prrafos de Instrucciones Aprender - Todas las instrucciones de ciclo solo excepto ramas Velocidad de operaciones: - Continuos de Corriente oscilador/reloj el-de 20 MHz introducido - Continuos de Corriente 200 ciclo de instruccin ns Capacidad de interrupcin Pila de Hardware Profunda De 8 niveles Modos de Direccin directos, Indirectos, y Relativos RASGOS DE MICROREGULADOR ESPECIALES: Opciones de Oscilador internas y Externas - La precisin fbrica de oscilador de Interna calibr de 4 MHz el 1% Al- Apoyo de resonadores Oscilador externo un cristales y - Destello/Datos Retencin de EEPROM:> 40 aos RASGOS DE PODER BAJO: Corriente de reserva: - 1 nA 2.0V, tpico Funcionamiento Corriente: - 8.5 A 32 kilohercios, 2.0V, tpico - 100 A 1 MHz, 2.0V, tpico Temporizador de perro guardin Corriente - 300 nA 2.0V, tpico Oscilador de Timer1 Corriente: - 4 A 32 kilohercios, 2.0V, tpico RASGOS PERIFRICOS: 6 Alfileres de entrada-salida con Control de Direccin Individual Fregadero/Fuente de Alta tensin para Direct LED Drive Mdulo de Comparador anlogo con: - Un anlogo comparador - Referencia de voltaje comparador en la viruta programable (CVREF) mdulo - Multiplexin de entrada programable de entradas de dispositivo - La salida de comparador est por fuera accesible Mdulo de Convertidor de analgico a digital (PIC12F675): - Resolucin de 10 bites - Entrada de 4 canales programable - La referencia de voltaje introducida Timer0: Temporizador/Contador de 8 bites con de 8 bites Prescaler programable Timer1 realzado: - Temporizador/contador de 16 bites con prescaler - Modo de Entrada de Puerta externo - Opcin de usar OSC1 y OSC2 en modo de LP como oscilador de Timer1, si modo INTOSC seleccionado En el circuito de serie TM de programacin (ICSPTM) a travs de dos pines.

- 5 s despiertan del Sueo, 3.0V, tpico Modo de Sueo que Salva poder el Amplia Variedad de Voltaje de Operaciones 2.0V un 5.5V Rango de temperatura Ampliado e industrial Poder de poder bajo - en Reinicio (POR) Temporizador de poder (PWRT) y Arranque de Oscilador Temporizador (OST) El apagn parcial Descubre (INDIVIDUO) Temporizador Independiente de perro guardin (WDT) con

Prrafo de Oscilador Operacin Confiable Multiplexado MCLR/Input Alfiler Cambio de interrupcin en el alfiler Tirn-ups Dbil individuo Programable Proteccin de Cdigo programable Resistencia alta Clula de Flash/EEPROM - 100 000 escriben la resistencia de Destello - 1 000000 escriben la resistencia EEPROM

TABLA DE CONTENIDOS1.0 Dispositivo... 7 2.0 Memoria ..9 3.0 Puerto GPIO...21 4.0 Mdulo Timer0 .29 5.0 Timer1 Mdulo con puerta de control... 32 6.0 Comparador Mdulo ...37 7.0 analgico a digital (A / D) Mdulo (slo PIC12F675) ............................................................. 43 8.0 Los datos de memoria EEPROM ..49 9.0 Caractersticas especiales de la CPU.. 53 10.0 Resumen de Instruccin Set ...71 11.0 Apoyo al Desarrollo ..81 12.0 Especificaciones elctricas .85 13.0 Caractersticas de corriente continua y alterna los grficos y tablas .107 14.0 Informacin del envase .117 Apndice A: Hoja de datos del historial de revisiones ..127 Apndice B: Diferencias de dispositivos .127 Apndice C: Migraciones de dispositivos ...128 Apndice D: Migrar desde otros dispositivos PIC .128 ndice 129 On-Line 133 Los sistemas de informacin y actualizacin de Lnea Directa ..133 Diga usted 134 Sistema de Identificacin de Producto 135

1.0 VISTA GENERAL DEL EQUIPO Este documento contiene informacin sobre el dispositivo especfico para la PIC12F629/675. El PIC12F629 y PIC12F675 dispositivos estn cubiertos la ficha de datos. Son idnticos, a excepcin de la PIC12F675 tiene un convertidor de 10-bit A / D. Vienen en De 8 pines PDIP, SOIC, MLF-S y los paquetes de DFN. La Figura 1-1 muestra un diagrama de bloques de los PIC12F629/675 dispositivos. La Tabla 1-1 muestra la descripcin de patillas. FIGURA 1-1: DIAGRAMA DE BLOQUES PIC12F629/675

DIAGRAMAS DE PIN

TABLE 1-1: PIC12F629/675 PINOUT DESCRIPTIONENTRADA ESCRIBIR SALIDA ESCRIBIR

NOMBRE

FUNCIN

DESCRIPCIN

GP0 GP0/AN0/CIN+/ICSPDA T AN0 CIN+ ICSPDAT GP1 AN1 CINVREF ICSPCLK

TTL AN AN TTL TTL AN AN AN ST

CMOS

Bidirectional I/O w/ programmable pull-up and interrupt-on-change Canal de A/D 0 entrada comparador introducido

CMOS CMOS

Entrada-salida consecutiva

de

programacin

Entrada-salida bidireccional w/tirn programable e interrupcin en el cambio Canal de A/D 1 entrada comparador introducido Referencia de voltaje externa Reloj de programacin consecutivo Entrada-salida bidireccional w/tirn programable e interrupcin en el cambio Canal de A/D 2 entrada El reloj de TMR0 introducido Interrupcin externa

GP1/AN1/CIN/VREF/ ICSPCLK

GP2 AN2 T0CKI INT COUT GP3 GP3/MCLR/VPP MCLR VPP GP4 GP4/AN3/T1G/O SC2/ CLKOUT AN3 T1G

ST AN ST ST

CMOS

GP2/AN2/T0CKI/INT/CO UT

CMOS TTL ST HV TTL AN ST CMOS

Salida de comparador Puerto de entrada w/interrupcin en el cambio Maestro Claro Programacin voltaje Entrada-salida bidireccional w/tirn programable e interrupcin en el cambio Canal de A/D 3 entrada Puerta de TMR1

OSC2 CLKOUT

XTAL CMOS

Cristal/resonador Salida de FOSC/4 Entrada-salida bidireccional w/tirn programable e interrupcin en el cambio Reloj de TMR1 Cristal/resonador Reloj externo input/RC conexin de oscilador Referencia de tierra Suministro positivo

GP5 GP5/T1CKI/OSC1/CLKI N T1CKI OSC1 CLKIN VSS VDD VSS VDD

TTL ST XTAL ST Poder Poder

CMOS

Leyenda: La Sombra = PIC12F675 slo TTL TTL = buffer de entrada, ST = Schmitt Trigger buffer de entrada

1.0 Organizacin de la memoria 1.1 Programa de Organizacin de la memoria El PIC12F629/675 dispositivos tienen un programa de 13 bits contador capaz de abordar un programa de 8K x 14 espacio de memoria. Slo el primero de 1K x 14 (0000h-03FFh) para el PIC12F629/675 dispositivos se ejecuta fsicamente. Acceder a un lugar por encima de estos lmites har una envoltura alrededor de dentro de la primera 1K x 14 espacios. El vector de reset se encuentra en 0000h y es el vector de interrupcin a 0004h (ver Figura 2-1). FIGURA 2-1: MAPA DEL PROGRAMA DE MEMORIA Y DE PILA PARA EL DSTEMP/675

2.2 Organizacin de la memoria de datos La memoria de datos (ver Figura 2-2) se divide en dos bancos, que contienen el uso general Registros y los registros de funciones especiales. La Registros de funciones especiales se encuentran en los primeros 32 la ubicacin de cada banco. Registro de lugares de 20h-5Fh se Registros de propsito general, implementados como esttica Memoria RAM y se asignan a travs de ambos bancos. todos los dems RAM es implementada y devuelve '0 'cuando se lee. RP0 (ESTADO ) es el bit de seleccin de banco. RP0 = 0 banco 0 se selecciona RP0 = 1 Banco 1 es seleccionado. Nota: El IRP RP1 bits de estado y se reservado y siempre debe mantenerse como '0 's.

2.2.2 REGISTROS DE FUNCIONES ESPECIALES Los registros de funciones especiales son registros utilizados por la CPU y perifricas para el control de la operacin deseada del dispositivo (ver Tabla 2-1). Estos los registros son la RAM esttica. Los registros especiales se pueden clasificar en dos grupos: central y perifrico. Los registros de funciones especiales asociados con el "ncleo" se describen en esta seccin. Las relacionadas con el funcionamiento del perifrico caractersticas se describen en la seccin de perifricos que caracterstica. FIGURA 2-2: MAPA DE DATOS DE LA MEMORIA LA PIC12F629/675

TABLA 2-1: RESUMEN ESPECIAL REGISTROS DE FUNCIONESAddress Bank 0 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh 10h 11h 12h 13h 14h 15h 16h 17h 18h 19h 1Ah 1Bh 1Ch 1Dh 1Eh 1Fh INDF(1) TMR0 PCL STATUS FSR GPIO PCLATH INTCON PIR1 TMR1L TMR1H T1CON CMCON ADRESH (3) ADCON0(3) Direccin a esta Posicin usa Contenido de FSR para Dirigirse a Memoria de Datos El Registro del Mdulo de Timer0 El Contador de programa (ordenador personal) el Byte Menos significativo IRP(2)

Name

Bit 7

Bit 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

Value on POR, BOD

Page

0000 0000 xxxx xxxx 0000 0000

20,61 29 19 14 20 21 19 15 17 32 32 35 38 44 45,61

RP1

(2)

RP0

TO

PD

Z

DC

C

0001 1xxx xxxx xxxx

Aguja de Direccin de Memoria de Datos indirecta GPIO5 GPIO4 GPIO3 GPIO2 GPIO1 GPIO0

--xx xxxx

No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica GIE EEIF PEIE ADIF T0IE Escriba Parachoques para 5 trozos Superiores de Contador de Programa INTE GPIE CMIF T0IF INTF GPIF TMR1IF

---0 0000 0000 0000 00-- 0--0 xxxx xxxx xxxx xxxx

No puesto en prctica La posesin de Registro para el Byte Menos significativo de Timer1 de 16 bites La posesin de Registro para el Byte Ms significativo de Timer1 de 16 bites TMR1GE T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON

-000 0000

No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica

COUT

CINV

CIS

CM2

CM1

CM0

-0-0 0000 xxxx xxxx 00-- 0000

No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica La mayora de los 8 trozos Significativos del Resultado de A/D cambiado izquierdo o 2 trozos del Resultado Cambiado Correcto ADFM VCFG CHS1 CHS0 GO/DONE ADON

Leyenda: - = lugares no se han aplicado lee como '0 ', u = sin cambios, x = desconocido, q = valor depende de la condicin, = sombra no se han aplicado Nota 1: Esto no es un registro fsico. 2: Estos bits estn reservados y siempre debe mantenerse como 0. 3: PIC12F675 solamente.

TABLE 2-1:Address Bank 1 80h 81h 82h 83h 84h 85h 86h 87h 88h 89h 8Ah 8Bh 8Ch 8Dh 8Eh 8Fh 90h 91h 92h 93h 94h 95h 96h 97h 98h 99h 9Ah 9Bh 9Ch 9Dh 9Eh 9Fh WPU IOC VRCON EEDATA EEADR EECON1 EECON2(1) ADRESL(3)

SPECIAL FUNCTION REGISTERS SUMMARY (CONTINUED)Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Value on POR, BOD Page

Name

INDF(1) OPTION_REG PCL STATUS FSR TRISIO PCLATH INTCON PIE1 PCON OSCCAL

Direccin a esta Posicin usa Contenido de FSR para Dirigirse a Memoria de Datos GPPU INTEDG T0CS T0SE PSA PS2 PS1 PS0

0000 0000 1111 1111 0000 0000

20,61 14,31 19 14 20 21 19 15 16 18 18 21 23 42 49 49 50 50 44 46,61

El Contador de programa (ordenador personal) el Byte Menos significativo IRP(2) RP1(2) RP0 TO PD Z DC C

0001 1xxx xxxx xxxx

Aguja de Direccin de Memoria de Datos indirecta TRISIO5 TRISIO4 TRISIO3 TRISIO2 TRISIO1 TRISIO0

--11 1111

No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica GIE EEIE PEIE ADIE T0IE Escriba Parachoques para 5 trozos Superiores de Contador de Programa INTE GPIE CMIE T0IF INTF GPIF TMR1IE

---0 0000 0000 0000 00-- 0--0

No puesto en prctica POR BOD

---- --0x

No puesto en prctica CAL5 CAL4 CAL3 CAL2 CAL1 CAL0

1000 00-

No puesto en prctica No puesto en prctica No puesto en prctica No puesto en prctica WPU5 IOC5 WPU4 IOC4 IOC3 WPU2 IOC2 WPU1 IOC1 WPU0 IOC0

--11 -111 --00 0000

No puesto en prctica No puesto en prctica VREN

VRR

VR3

VR2

VR1

VR0

0-0- 0000 0000 0000 -000 0000

Datos Registro de Datos de EEPROM Datos Registro de Direccin de EEPROM WRERR WREN WR RD

---- x000 ---- ---xxxx xxxx -000 1111

Registro de Control de EEPROM 2 2 trozos menos significativos del Resultado A/D Cambiado Izquierdo de 8 trozos o el Resultado Cambiado Correcto ADCS2 ADCS1 ADCS0 ANS3 ANS2 ANS1 ANS0

ANSEL(3)

Leyenda: - = lugares no se han aplicado lee como '0 ', u = sin cambios, x = desconocido, q = valor depende de la condicin, = sombra no se han aplicado Nota 1: Esto no es un registro fsico. 2: Estos bits estn reservados y siempre debe mantenerse como '0 '. 3: PIC12F675 solamente.

2.2.2.1 REGISTRO ESTADO El registro STATUS, que se muestra en el registro de 2-1, contiene: El estado aritmtico de la ALU Restablecer el estado La seleccin de banco bits para la memoria de datos (SRAM) El registro STATUS puede ser el destino de cualquier instruccin, como cualquier otro registro. Si el Estado registrarse es el destino de una instruccin que afecta a los bits Z, DC o C, entonces la escritura de estos tres bits es con discapacidad. Estos bits se activa o se desactiva de acuerdo con la dispositivo lgico. Por otra parte, los bits TO y PD no se pueden escribir. Por lo tanto, el resultado de una instruccin con la Registro STATUS como destino puede ser diferente de intencin. Por ejemplo, el estado CLRF borrar los tres superiores bits y el bit Z.

Esta deja el registro STATUS como 000U u1uu (donde u = sin cambios). Se recomienda, por tanto, que slo BCF, BSF, Instrucciones swapf y MOVWF se utilizan para alterar el Registro STATUS, ya que estas instrucciones no afectar a los bits de estado. Por otra instruccin que no afectan los bits de estado, consulte el "Resumen del conjunto de instrucciones". Nota 1: Los bits IRP y RP1 (ESTADO ) no son utilizados por el PIC12F629/675 y debe mantenerse lo ms claro. El uso de estos bits no es recomendable, ya que esto puede afectar a la compatibilidad hacia arriba con los productos futuros. 2: Los bits C y DC operar como la Obtencin de Prstamos y Prstamos dgitos a poco, respectivamente, en la resta. Consulte las instrucciones y SUBLW SUBWF ejemplos. REGISTRO 2-1: ESTADO: REGISTRO DE ESTADO (DIRECCIN: 03h O 83er) Reservado Reservado R/W-0 R-1 R-1 R/W-x R/W-x R/W-xIRP bit 7 RP1 RP0 TO PD Z DC C bit 0

Leyenda: R = Trozo legible -n = Valor en POR W = Trozo escribible 1 = el Trozo es puesto U = Trozo no puesto en prctica, lea como 0 0 = el Trozo es limpiado x = El trozo es desconocido

bit 7 bit 6 bit 5

bit 4 bit 3

bit 2

IRP: Este bit est reservado y debe mantenerse como '0 ' RP1: Este bit est reservado y debe mantenerse como '0 ' RP0: Registro del Banco bits Select (usado para direccionamiento directo) 0 = Banco 0 (00h - 7Fh) 1 = Banco 1 (80h - FFh) A: Tiempo de espera poco 1 = Despus de la instruccin de encendido, la instruccin CLRWDT, o el sueo 0 = A WDT tiempo de espera se produjo PD: al apagar poco 1 = Una vez puesta en marcha o por la instruccin CLRWDT 0 = En ejecucin de la instruccin SLEEP Z: Cero poco 1 = El resultado de una operacin aritmtica o lgica es cero 0 = El resultado de una operacin aritmtica o lgica no es cero

bit 1

DC: Dgito llevar / tomar prestado bits (ADDWF, ADDLW, SUBLW, instrucciones SUBWF). Para pedir prestado, se invierte la polaridad. 1 = A-llevan a cabo desde el cuarto bit de orden bajo del resultado ocurri 0 = No llevar a cabo-desde el cuarto bit de orden bajo del resultado bit 0 C: Llevar / tomar prestado bits (ADDWF, ADDLW, SUBLW, instrucciones SUBWF) 1 = A-llevan a cabo desde el bit ms significativo del resultado se 0 = No llevar a cabo-desde el bit ms significativo del resultado se Nota: Para pedir prestado se invierte la polaridad. A la resta se ejecuta mediante la adicin de los dos es complemento de la segunda operando. Para girar (RRF, RLF) las instrucciones, este bit se carga, ya sea con el bit de orden alto o bajo de la registro fuente. 2.2.2.2 OPCIN DE REGISTRO El registro OPTION es una lectura y escritura registro, que contiene varios bits de control para configurar: TMR0/WDT prescaler interrumpir GP2/INT externo TMR0 Dbil pull-ups en GPIO Nota: Para lograr una asignacin de prescaler 01:01 TMR0, asignar el prescaler al WDT por poniendo el bit PSA a '1 '(Opcin ). Ver 4.4 "Prescaler". REGISTRO 2-2: OPTION_REG: REGISTRO OPTION (DIRECCIN: 81H)

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2-0

GPPU: GPIO Pull-up bit de habilitacin 1 = GPIO pull-ups son discapacitados 0 = GPIO pull-ups estn habilitadas por los distintos valores de los puertos cierre INTEDG: Edge interrupcin Seleccione poco 1 = interrupcin en el flanco ascendente del pin GP2/INT 0 = interrupcin en el flanco descendente del pin GP2/INT T0CS: TMR0 Clock Source Seleccione poco 1 = Transicin en GP2/T0CKI pin 0 = instruccin interna de ciclo de reloj (CLKOUT) T0SE: TMR0 poco borde de seleccin de fuente 1 = Incremento de alta a baja transicin en GP2/T0CKI pin 0 = Incremento de bajo a alto en la transicin GP2/T0CKI pin PSA: Asignacin de bits Prescaler 1 = Prescaler se asigna al WDT 0 = Prescaler se asigna al mdulo TIMER0 PS2: PS0: Tasa de bits de Prescaler Seleccione

2.2.2.3 REGISTRO INTCON El registro INTCON es uno de lectura y escritura registro, que contiene el habilitar varias y bits de la bandera el desbordamiento de registro TMR0, cambio de puerto GPIO y externa interrumpe GP2/INT pin. Nota: Los bits de interrupcin de la bandera se establece cuando una interrupcin condicin, sin importar el estado de su bit correspondiente activar o global de la bit de habilitacin, GIE (INTCON ). Usuario del software debe garantizar la adecuada bits de interrupcin de la bandera son claras antes de activar una interrupcin.REGISTRO 2-3: INTCON: REGISTRO DE CONTROL DE INTERRUPCIN (DIRECCIN: 0BH O 8BH)

bit 7 bit 6 bit bit 4 bit 3 bit 2 bit 1 bit 0

GIE: los eventos de interrupcin el bit de habilitacin 1 = Habilita todas las interrupciones sin mscara 0 = Deshabilita todas las interrupciones PEIE: Interrumpir Perifrico bit de habilitacin 1 = Habilita todas las interrupciones perifricas desenmascarado 0 = Deshabilita todas las interrupciones perifricas 5 T0IE: TMR0 interrupcin de desbordamiento del bit de habilitacin 1 = Habilita la interrupcin del TMR0 0 = Deshabilita la interrupcin del TMR0 INTE: Interrupcin externa GP2/INT bit de habilitacin 1 = Habilita la interrupcin externa GP2/INT 0 = Deshabilita la interrupcin externa GP2/INT GPIE: Interrupcin del puerto Cambiar el bit de habilitacin (1) 1 = Permite cambiar el puerto GPIO interrumpir 0 = Deshabilita la interrupcin del puerto GPIO cambio T0IF: TMR0 interrupcin de desbordamiento del bit de la bandera (2) 1 = TMR0 se ha desbordado registro (tiene que ser aclarado en el software) 0 = TMR0 registro no desbordamiento INTF: GP2/INT interrupcin externa poco Bandera 1 = La interrupcin externa GP2/INT ocurri (debe ser aclarado en el software) 0 = La interrupcin externa GP2/INT no ocurri GPIF: cambiar el puerto de interrupcin poco Bandera 1 = Al menos una de las GP5: GP0 pines cambiado de estado (tiene que ser aclarado en el software) 0 = Ninguno de los GP5: GP0 pins han cambiado de estado

Nota 1: El COI registro tambin debe estar habilitado para permitir una interrupcin-en-cambio. 2: poco T0IF se establece cuando se da la vuelta TIMER0. TIMER0 no se ha modificado en Reset y debe ser inicializado antes de claro T0IF poco.

2.2.2.4 REGISTRO PIE1 El registro contiene los bits PIE1 de habilitacin de interrupcin, como figura en el registro 2-4. Nota: Bit PEIE (INTCON ) se debe establecer en permitir que cualquier interrupcin de perifricos. REGISTRO 2-4: PIE1: INTERRUPCIN PERIFRICO ACTIVAR REGISTRO 1 (DIRECCIN: 8 CANALES)

bit 7

EEIE: EE Escribir completo de habilitacin de interrupcin bits 1 = Habilita la interrupcin de EE escribir completa 0 = Deshabilita la interrupcin de EE escribir completa

bit 6

ADIE: Una interrupcin convertidor A / D bit de habilitacin (PIC12F675 solamente) 1 = Activa el A / D convertidor de interrumpir 0 = Deshabilita la interrupcin del convertidor A / D

bit 5-4 bit 3

No se han aplicado: Lee como '0 ' CMIE: Bit de habilitacin de interrupcin del comparador 1 = Habilita la interrupcin del comparador 0 = Deshabilita la interrupcin del comparador

bit 2-1 bit 0

No se han aplicado: Lee como '0 ' TMR1IE: TMR1 interrupcin de desbordamiento del bit de habilitacin 1 = Habilita la interrupcin de desbordamiento del TMR1 0 = Deshabilita la interrupcin de desbordamiento del TMR1

2.2.2.6 REGISTRO PCON El control de potencia (PCON) registro contiene bits de la bandera para diferenciar entre un: El encendido (POR) Deteccin de Brown (DBO) Restablecimiento del contador de reloj (WDT) Restablecer MCLR externo Los bits de PCON Registro se muestran en el Registro 2.6. REGISTRO 2-6: PCON: REGISTRO DE CONTROL DE POTENCIA (DIRECCIN: 8EH)

bit 7-2 bit 1

bit 0

No se han aplicado: Lee como '0 ' POR: Power-on poco Restablecer estado 1 = No encendido Perd ocurrido 0 = A-Power en Reset ocurrido (se debe establecer en el software despus de un encendido Perd ocurre) BOD: Brown-bit de detectar el estado de 1 = No Brown-out de deteccin se produjo 0 = A Brown-out Detectar ocurrido (se debe establecer en el software de deteccin despus de un Brown-out se produce)

REGISTRO 2-7: OSCCAL: REGISTRO OSCILLATOR CALIBRACIN (DIRECCIN: 90H)

bit 7-2

bit 1-0

CAL5: CAL0: 6-bits con signo bits de calibracin del oscilador 111111 = La frecuencia mxima 100000 = Frecuencia Central 000000 = Frecuencia mnima No se han aplicado: Lee como '0 '

2.3 PCL y PCLATH El contador de programa (PC) es de 13-bits de ancho. El byte bajo proviene del registro PCL, que es una lectura y escribir registro. El byte alto (PC ) no es directamente leer o escribir y proviene de PCLATH. En cualquier reinicio, el PC se borra. La Figura 2-3 muestra el dos situaciones para la carga de la PC. la parte superior ejemplo de la Figura 3.2 muestra cmo el PC se carga en una escritura en PCL (PCLATH PCH). Cuanto ms bajo ejemplo de la Figura 3.2 muestra cmo el PC se carga Durante una llamada o instruccin GOTO (PCLATH PCH). FIGURA 2-3: CARGA DE PC EN SITUACIONES DIFERENTES

2.3.1 COMPUTARIZADA GOTO Un GOTO calculado se logra mediante la adicin de un desplazamiento a la PC (ADDWF PCL). Cuando se realiza una mesa de lectura utilizando un mtodo calcula GOTO, se debe tener ejercerse si la ubicacin de la tabla atraviesa un recuerdo PCL lmite (cada bloque de 256 bytes). Se refieren a la Nota de aplicacin, "Implementacin de una tabla de lectura" (AN556). 2.3.2 STACK La familia PIC12F629/675 tiene un nivel de profundidad de 8 x 13-bit pila de hardware de ancho (ver Figura 2-1). El espacio de la pila no es parte de cualquiera de los programas espaciales o de los datos y la Puntero de pila no se puede leer o escribir. El PC es Inserta en la pila cuando una instruccin CALL ejecutado, o una interrupcin provoca una rama. La pila es Poped en el caso de devolucin, RETLW o un retfie ejecucin de la instruccin. PCLATH no se ve afectada por un PUSH o POP operacin. La pila funciona como un bfer circular. Esto significa que despus de que la pila se ha llevado ocho veces, el noveno impulsar sobrescribe el valor que se almacena en el primer empuje. El

impulso dcimo sobrescribe el segundo empuje (y etc.) Nota 1: No hay bits de estado para indicar que la pila Desbordamiento de pila o las condiciones de desbordamiento 2: No hay instrucciones / mnemnicos llamada PUSH o POP. Se trata de acciones que se producen a partir de la ejecucin de la CALL, RETURN, RETLW y retfie instrucciones o la gua vectorial a una interrupcin de la direccin.

2.4 DIRECCIONAMIENTO INDIRECTO, INDF Y FSR REGISTROS El registro INDF no es un registro fsico. Direccionamiento el registro INDF har el direccionamiento indirecto. El direccionamiento indirecto es posible mediante el uso de la INDF registro. Cualquier instruccin utilizando el registro INDF en realidad accede a los datos que seala el archivo Seleccione Registro (FSR). Lectura INDF s indirectamente producir 00h. Escribir en el registro INDF indirectamente resultados en una operacin no (a pesar de bits de estado puede ser) afectados. Un efectivo de 9-bit direccin se obtiene la concatenacin de los 8-bit ISA de registro y el bit IRP (ESTADO ), como se muestra en la Figura 2.2. Un programa sencillo para borrar la ubicacin RAM-20h 2Fh con direccionamiento indirecto se muestra en el ejemplo 2-1. Ejemplo 2-1: Direccionamiento indirecto

FIGURA 2-2: DIRECTOS / DIRECCIONAMIENTO INDIRECTO PIC12F629/675

3.0 GPIO PORT Hay nada menos que seis de propsito general pines I / O disponible. Dependiendo de lo que los perifricos se activado, todos o algunos de los pines no se pueden utilizar como de propsito general I / O. En general, cuando un perifrico habilitado, el pin asociado no puede ser utilizado como un de uso general de E / S pin. Nota: Informacin adicional sobre los puertos de E / S puede ser encuentra en el PIC de Rango Medio de referencia Manual, (DS33023). 3.1 GPIO Y TRISIO LOS REGISTROS GPIO es un puerto de 6-bits de ancho, bidireccional. La correspondiente registro de direccin de datos es TRISIO. El establecimiento de un poco TRISIO (= 1) har que el correspondiente GPIO pin una entrada (es decir, poner la correspondiente salida conductor en un modo de alta impedancia). Eliminacin de un TRISIO bits (= 0) har que el correspondiente pin GPIO un de salida (es decir, poner el contenido de la cerradura de salida en el seleccionados pin). La excepcin es la GP3, que es slo de entrada y su poco TRISIO siempre leer como 1. Ejemplo 3-1 se muestra cmo inicializar GPIO. Lectura del registro GPIO lee el estado de los pines, mientras que la escritura a la que va a escribir para el seguro puerto. Todos las operaciones de escritura son de lectura-modificacinescritura. Por lo tanto, una escritura en un puerto implica que los pines del puerto se leer, este valor se modifica, y luego por escrito a la Puerto de datos seguro. GP3 lee '0 'cuando MCLREN = 1. El registro TRISIO controla la direccin de la GP pernos, incluso cuando estn siendo utilizados como analgica entradas. El usuario debe asegurarse de que los bits en la TRISIO registro se mantiene fijado cuando se utilicen como analgicas entradas. Pines de E / S se configuran como

entradas analgicas siempre 0. Nota: El ANSEL (9Fh) y CMCON (19h) registros (9Fh) debe ser inicializado a configurar un canal analgico como digital, de entrada. Pines configurados como entradas analgicas '0 '. El registro ANSEL se define para el PIC12F675. Ejemplo 1.3: Inicializacin de GPIO 3.2 Funciones adicionales Pin Todos los pines GPIO en la PIC12F629/675 tiene un interrupciones en el cambio de opcin y todos los pines GPIO, excepto GP3, tiene un dbil pull-up opcin. Las dos secciones siguientes describen estas funciones. 3.2.1 DBIL PULL-UP Cada uno de los pines GPIO, excepto GP3, tiene una forma individual configurable dbil de pullup. Bits de control WPUx activar o desactivar cada una de pull-up. Consulte el Registro de 3-3. Cada dbil pull-up se apaga automticamente cuando el pines del puerto se configura como una salida. El pull-ups son discapacitados en un reinicio de encendido por el poco GPPU (OPCIONAL ). REGISTRO 3-1: GPIO: REGISTRO GPIO (DIRECCIN: 05H)

bit 7-6 No se han aplicado: Lee como '0 ' bit 5-0 GPIO : Uso general pin I / O 1 = Puerto pin es> VIH 0 = Puerto pin es