cerradura digital

PROYECTO DE SITEMAS DIGITALESCERRADURA DIGITAL

Introducción:

Las cerraduras digitales son muy usadas actualmente por su fácil configuración y manejo. En este proyecto implementaremos un Sistema Digital de una cerradura digital programable en la inicialización, esta cerradura constara de 4 dígitos que pueden ser del 0 al 9 o los otros valores arrojados por el decodificador que los veremos más adelante.

Materiales: 4 Displays de 7 segmentos “Ánodo común”. 1 CI 74LS04 (6 inversores simples). 1 CI 74LS08 (4 compuertas AND de 2 entradas). 1 CI 74LS32 (4 compuertas OR de 2 entradas). 4 CI 74LS47 (Codificador BCD a 7-segmentos, con salidas a colector abierto

(Display ánodo común)). 4 CI 74LS85 (Comparador de magnitud de 4 bits). 1 CI 74LS90 (Contador BCD de 4 bits). 4 CI 74LS273 (8 registros tipo D con borrado). 1 CI MM74C922 (Codificador de teclado matricial 4x4). 2 Capacitores electrolíticos de 1uF y 1 de 10uF. Leds de colores para simular señales. Resistencias de 330 Ohm. 1 Teclado matricial numérico de 4x4.

Diseño:

Funcionamiento:

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO

4Q

E9

RB

I5

QF

15

LT

3Q

G14

U1

74

LS

47

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO

4Q

E9

RB

I5

QF

15

LT

3Q

G14

U2

74

LS

47

D0

3

D1

4

D2

7

D3

8

D4

13

D5

14

D6

17

D7

18

CLK

11

MR

1

Q0

2

Q1

5

Q2

6

Q3

9

Q4

12

Q5

15

Q6

16

Q7

19

U3

74

LS

273

12

365

4

89 =

7

++C

ON

0

A B C D

1

2

4

3

OS

C5

KB

M6

DA

12

A17

B16

C15

D14

X1

11

X2

10

X3

8

X4

7

Y1

1

Y2

2

Y3

3

Y4

4

OE

13

U4

MM

74

C92

2

C1

10

uF C2

1u

F

NO

T

C3

1u

F

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO

4Q

E9

RB

I5

QF

15

LT

3Q

G14

U6

74

LS

47

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO

4Q

E9

RB

I5

QF

15

LT

3Q

G14

U7

74

LS

47

D0

3

D1

4

D2

7

D3

8

D4

13

D5

14

D6

17

D7

18

CLK

11

MR

1

Q0

2

Q1

5

Q2

6

Q3

9

Q4

12

Q5

15

Q6

16

Q7

19

U8

74

LS

273

1 23

U9

:A

74

LS

32

CK

A14

Q0

12

CK

B1

Q1

9

Q2

8

Q3

11

R0

(1)

2

R0

(2)

3

R9

(1)

6

R9

(2)

7

U18

74

LS

90

1 23

U1

9:A

74

LS

08

A0

10

A1

12

A2

13

A3

15

B0

9

B1

11

B2

14

B3

1

A<

B2

QA



B4

QA

>B

5

U20

74

LS

85

A0

10

A1

12

A2

13

A3

15

B0

9

B1

11

B2

14

B3

1

A<

B2

QA



B4

QA

>B

5

U21

74

LS

85

A0

10

A1

12

A2

13

A3

15

B0

9

B1

11

B2

14

B3

1

A<

B2

QA



B4

QA

>B

5

U22

74

LS

85

A0

10

A1

12

A2

13

A3

15

B0

9

B1

11

B2

14

B3

1

A<

B2

QA



B4

QA

>B

5

U23

74

LS

85D

1L

ED

-GR

EE

N

D0

3

D1

4

D2

7

D3

8

D4

13

D5

14

D6

17

D7

18

CLK

11

MR

1

Q0

2

Q1

5

Q2

6

Q3

9

Q4

12

Q5

15

Q6

16

Q7

19

U25

74

LS

273

D0

3

D1

4

D2

7

D3

8

D4

13

D5

14

D6

17

D7

18

CLK

11

MR

1

Q0

2

Q1

5

Q2

6

Q3

9

Q4

12

Q5

15

Q6

16

Q7

19

U10

74

LS

273

U2

0(A

=B

)

El circuito al iniciarse muestra todos los Displays en cero, luego el usuario tecleara una combinación de 4 dígitos cualesquiera, los cuales quedaran grabados en registro de 4x4 bits formado por dos CI 74LS273, luego solo al volver a poner la misma combinación y en el mismo orden se encenderá el led que abrirá la puerta

1) Entrada y codificación de datos:

La entrada de datos se hace a través de un teclado matricial de 4x4 y su respectivo codificador el CI MM74C922 configurado de la manera asíncrona. Los dos capacitores electrolíticos están conectados a las entradas KBM (Key Bounce Elimination) y OSC (Oscilator) según lo indica el datasheet donde si OSC es C, entonces KBM es 10C, estas son para eliminar el rebote producidos por los pulsadores del teclado matricial, para este caso utilizaremos 10uF para KBM y 1uF para OSC.Además las salidas de DA (Data Aviable) y OE (Output Enable) están configuradas de la siguiente manera:DA genera un tren de impulsos por cada vez que se presiona una tecla del teclado y con un inversor es usada para el clock del sistema, esto es para darle un atraso para poder cargar los flip flops antes del cambio de estado. Este mismo tren de impulsos invertido es usado para alimentar a OE, que se activa a nivel bajo, con un condensador de 1uF como un inicializador del circuito, para eliminar otras señales e iniciar siempre en “cero”.

2) Decodificación y visualización:

1 2 3

654

8 9

=

7

++CON 0

A

B

C

D

1 2 43

OSC 5KBM 6

DA 12

A 17

B 16

C 15

D 14

X111

X210

X38

X47

Y11

Y22

Y33

Y44

OE 13

U4

MM74C922

C1

10uF

C2

1uF

NOT

C3

1uF

Para la visualización se usan 4 Displays de 7 segmentos ánodo común con sus respectivos decodificadores 74LS47 en donde las entradas LT (Lamp Test) y BI/RBO (Blanking Input o Ripple Blanking Output) los vamos a desactivar (se activan a nivel bajo) por lo que los conectamos a Vcc y solo dejamos activado RBI (Ripple Blanking Input) en nivel bajo. En este decodificador ingresaremos valores arrojados por el teclado matricial que van de 0 al 15 dando las siguientes visualizaciones en los Displays para su uso como la clave:

Para el corrido de los números en los Displays utilizaremos flip flops tipo “D” en el integrado 74LS273 configurados como un registro de 4x4 en donde en el cambio de estado se van pasando el dato de 4 bits en paralelo, para ello conectamos la salida Q0 del primer flop flop a la entrada D4 (primera entrada) del segundo flip flop (recordando que el CI 74LS273 es un óctuple flip flop D). El clock de estos CI son conectados a la salida del inversor del tren de pulsos DA del CI MM74C922 haciendo que corra la información de Display a Display con el pulso de presionar una tecla en el teclado.

3) Registro y guardado de clave:

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U1

74LS47

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U2

74LS47

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q02

Q15

Q26

Q39

Q412

Q515

Q616

Q719

U3

74LS273

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U6

74LS47

A7

QA13

B1

QB12

C2

QC11

D6

QD10

BI/RBO4

QE9

RBI5

QF15

LT3

QG14

U7

74LS47

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q02

Q15

Q26

Q39

Q412

Q515

Q616

Q719

U8

74LS273

1

23

U9:A

74LS32

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U2

74LS47

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q0 2

Q1 5

Q2 6

Q3 9

Q4 12

Q5 15

Q6 16

Q7 19

U3

74LS273

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q02

Q15

Q26

Q39

Q412

Q515

Q616

Q719

U3

74LS273

Para el guardado de la clave se utiliza un registro de flip flops tipo D de 4x4 en el integrado 74LS273 similar al anterior solo que esta vez se registran solo 4 datos de todo el tren de pulsos generado por el CI MM74C922. Estos datos, al cortar el clock en el 5to periodo, quedan almacenados en los flip flops para su posterior comparación.El primer CI 74LS273 está conectado a la entrada del codificador del primer Display y su conexión en paralelo con los otros CI 74LS273 hace que así como en la parte de visualización también los datos corran de un flip flop a otro.Para que solo almacene los cuatro primeros dígitos es necesario un contador bcd de 4 bits, el CI 74LS90, en donde según su configuración en el datasheet, la salida Q0 tiene que ser conectada con el CKB para un conteo ascendente. También las entradas R0 (1), R0 (2), R9 (1) y R9 (2) que asen referencia a Master Reset y Master Set respectivamente se desactivan poniéndolas en nivel bajo, basta solo con poner tres de ellas cualquiera.

La lógica combinacional que hace que el CI 74LS90 solo deje pasar 4 pulsos esta dado por dos compuertas lógicas: 1 compuerta AND (CI 74LS08) y 1 compuerta OR (CI 74LS32) y está dada por:

Q3 Q2

Q1 Q0

A

0 0 0 0 Pasa el dato0 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 1

1

23

U9:A

74LS32

CKA14

Q012

CKB1

Q19

Q28

Q311

R0(1)2

R0(2)3

R9(1)6

R9(2)7

U18

74LS90

1

23

U19:A

74LS08

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q02

Q15

Q26

Q39

Q412

Q515

Q616

Q719

U25

74LS273

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q02

Q15

Q26

Q39

Q412

Q515

Q616

Q719

U10

74LS273

A=Q0+Q2

Pasa el dato: es para cargar el flip flop con el primer dato

Y este “A” pasa por la compuerta OR, junto con el Clock donde:

Clock A CLK A0

1 1

Con el nivel alto se corta el clock hasta un nuevo reinicio de todo el sistema.

4) Comparación de datos:

Por último en la comparación de datos se utilizan 4 CI 74LS85 que son comparadores de 4 bits de magnitud configurados en cascada utilizando los 4 números de 4 bits como si fueran uno solo de 16 bits y comparándolo de igual manera con el otro.Para la configuración en cascada se conectan las salidas A=B a las siguientes entradas A=B del siguiente CI.Un led con una resistencia colocado en la salida del último CI comparador se enciende cuando la clave ingresada es igual a la almacenada

A010

A112

A213

A315

B09

B111

B214

B31

A<B2

QA<B7

A=B3

QA=B6

A>B4

QA>B5

U20

74LS85

A010

A112

A213

A315

B09

B111

B214

B31

A<B2

QA<B7

A=B3

QA=B6

A>B4

QA>B5

U21

74LS85

A010

A112

A213

A315

B09

B111

B214

B31

A<B2

QA<B7

A=B3

QA=B6

A>B4

QA>B5

U22

74LS85

A010

A112

A213

A315

B09

B111

B214

B31

A<B2

QA<B7

A=B3

QA=B6

A>B4

QA>B5

U23

74LS85D1LED-GREEN

U20(A=B)

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U1

74LS47

A010

A112

A213

A315

B09

B111

B214

B31

A<B2 QAB4 QA>B 5

U23

74LS85

D03

D14

D27

D38

D413

D514

D617

D718

CLK11

MR1

Q0 2

Q1 5

Q2 6

Q3 9

Q4 12

Q5 15

Q6 16

Q7 19

U25

74LS273

R1330R

D1LED-YELLOW

cerradura digital

Documents